Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...
上传时间： 2013-04-24
上传用户：shanml
资源简介：2_1_9_软判决Viterbi译码器的设计与FPGA实现论文
上传时间： 2018-03-26
上传用户：laurentnov
资源简介：Viterbi译码器的设计与FPGA实现
上传时间： 2018-03-26
上传用户：laurentnov
资源简介：电力系统中逆变器的设计，提供了很好的技术参考方案，值得借鉴
上传时间： 2016-07-04
上传用户：linlin
资源简介：移动通信系统中交织编码器的设计的源代码。
上传时间： 2014-01-01
上传用户：xinyuzhiqiwuwu
资源简介：viterbi译码器的一种FPGA实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间： 2013-09-06
上传用户：dsgkjgkjg
资源简介：viterbi译码器的一种FPGA实现.是一个cs252 的project的result 供大家研究用
上传时间： 2013-12-16
上传用户：lunshaomo
资源简介：色度空间转换的设计及FPGA实现,色度空间转换的设计及FPGA实现
上传时间： 2013-08-14
上传用户：zfyiaaa
资源简介：色度空间转换的设计及FPGA实现,色度空间转换的设计及FPGA实现
上传时间： 2014-01-11
上传用户：水中浮云
资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...
上传时间： 2013-06-11
上传用户：奇奇奔奔
资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...
上传时间： 2013-07-23
上传用户：叶山豪
资源简介： 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间： 2013-07-30
上传用户：13913148949
资源简介：基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时...
上传时间： 2015-12-21
上传用户：jeffery
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-10-17
上传用户：cc1915
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-12-13
上传用户：yzhl1988
资源简介：嵌入式系统中USB总线驱动的开发及应用
上传时间： 2014-08-02
上传用户：Thuan
资源简介：分布式存储系统中文件传输优化的设计与实现
上传时间： 2013-12-01
上传用户：王小奇
资源简介：企业管理系统中工资管理模块的设计与实现毕业论文
上传时间： 2013-12-06
上传用户：AbuGe
资源简介：爱立信关于MIEP系统中软交换部分的设计文档，具有非常高的参考价值。值得国内同行好好学习。
上传时间： 2016-01-06
上传用户：shizhanincc
资源简介：ＯＡ系统中工作流引擎的设计 在办公自动化中引入工作流的概念
上传时间： 2013-12-15
上传用户：jing911003
资源简介：38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果
上传时间： 2013-12-17
上传用户：lnnn30
资源简介：WiMAX基站系统中关键软件模块的设计与实现,优秀论文
上传时间： 2014-06-26
上传用户：CSUSheep
资源简介：<Verilog HDL 语言编程》 RS(204,188)译码器的设计
上传时间： 2013-11-30
上传用户：lizhen9880
资源简介：精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间： 2013-12-20
上传用户：独孤求源
资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
上传时间： 2017-01-24
上传用户：缥缈
资源简介：卷积编码器和viterbi译码器的设计与仿真
上传时间： 2013-12-25
上传用户：yoleeson
资源简介：基于vhdl的hdb3编译码器的设计与实现
上传时间： 2014-01-13
上传用户：2525775
资源简介：详细介绍了CAN总线中各寄存器的作用及CAN总线的具体应用！
上传时间： 2014-01-07
上传用户：ruan2570406
资源简介：单片机实验系统中GPS实验模块的设计与应用
上传时间： 2014-01-07
上传用户：watch100
资源简介：该文档为锁相环中鉴相器的设计与仿真总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-04-01
上传用户：aben
