低密度奇偶校验(LDPC)码是由Gallager于1962年提出的一种基于稀疏校验矩阵的线性分组码，具有逼近香农限的良好译码性能。目前LDPC已被多家通信公司定为第四代移动通信手机中的纠错编码方案，因此LDPC码编译码器的硬件实现已成为纠错编码领域研究的热点问题之一。本文从理论研究和硬件实现两个方面对LDPC码进行了深入研究，并最终完成了LDPC码的编、译码硬件设计。 在理论研究方面，首先研究了LDPC码的基本原理和构造方法。然后，详细分析了几种编码算法：传统的编码算法、基于近似下三角阵的有效编码算法和基于Q矩阵的准规则LDPC码编码算法。研究了LDPC码的三种译码算法：硬判决译码算法、BP译码算法以及BP based译码算法。经过分析发现，BP based算法是很适合硬件实现的。 在硬件实现方面，首先利用MATLAB软件编程完成了LDPC码的构造，然后对LDPC码编、译码进行了计算机仿真。最后，运用Verilog HDL编程语言在QUARTUSⅡ软件平台上，完成了码率1/2的一类通用LDPC码编码器和基于BP based算法的并行译码的译码器的硬件设计，并利用Signal TapⅡ在电路板上得到了验证。
