用vhdl语言设计实现的简易计算器的设计,就有加减乘除的运算功能。
资源简介:用vhdl语言实现通用计算器设计,MUXPLUS2软件仿真验证
上传时间: 2013-12-06
上传用户:ve3344
资源简介:用vhdl语言设计基于FPGA器件的高采样率FIR滤波器,基于vhdl与CPLD器件的FIR数字滤波器的设计
上传时间: 2013-08-07
上传用户:ukuk
资源简介:这是一个使用vhdl语言设计的电梯控制程序,里面还有仿真时序图。
上传时间: 2013-08-20
上传用户:希酱大魔王
资源简介:8-1024可变点数FFT/IFFT变换,vhdl语言设计, 仿真通过,可以很容易综合.
上传时间: 2014-01-18
上传用户:coeus
资源简介:用vhdl语言设计CPU中的一部分:加法器的设计,包括多种加法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:xiaohuanhuan
资源简介:用vhdl语言设计CPU中的一部分:乘法器的设计,包括多种乘法器的设计方法!内容为英文
上传时间: 2015-06-11
上传用户:450976175
资源简介:ic设计入门 用vhdl语言设计IC的一些主要方法和说明
上传时间: 2015-08-17
上传用户:zhengzg
资源简介:硬件出租车记数器完整的vhdl语言设计,可以仿真下载测试
上传时间: 2015-08-24
上传用户:nanshan
资源简介:清楚地讲述了怎样用vhdl语言设计整数分频、小数分频、分数分频等,是学习vhdl不可多得的好材料!
上传时间: 2015-09-09
上传用户:Andy123456
资源简介:vhdl语言设计资料,学习FPGA设计的好书籍。
上传时间: 2015-11-25
上传用户:l254587896
资源简介:电子EDA,vhdl语言设计8位的fifo数据缓冲器的vhdl源程序
上传时间: 2016-01-10
上传用户:wweqas
资源简介:FFT的vhdl语言程序,属于电子EDA,vhdl语言设计
上传时间: 2014-12-07
上传用户:lwwhust
资源简介:单片机与慢速器件接口vhdl程序,属于电子EDA,vhdl语言设计
上传时间: 2014-01-18
上传用户:标点符号
资源简介:用vhdl语言设计的频率计,经过验证,没有问题
上传时间: 2013-12-08
上传用户:15736969615
资源简介:在用vhdl语言设计中应充分利用vhdl语言特点,从设计思想语句运用及描述方法上等多方面对电路进行优化,举实例.
上传时间: 2016-02-15
上传用户:xymbian
资源简介:vhdl语言设计 8255并行I/O接口芯片
上传时间: 2013-12-17
上传用户:shizhanincc
资源简介:用vhdl语言设计的二输入与非门电路,结构简单,使用,希望能有所帮助,谢谢批评指导!
上传时间: 2016-06-22
上传用户:miaochun888
资源简介:这是用vhdl语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.
上传时间: 2016-06-22
上传用户:xhz1993
资源简介:本书详细介绍了vhdl语言设计数字逻辑电路和数字系统的过程和方法,并对设计中各种相关技术做了详细的介绍,出此之外,本书提供了丰富的 实例,条理清晰,通俗易懂。
上传时间: 2016-06-28
上传用户:顶得柱
资源简介:这是一个使用vhdl语言设计的电梯控制程序,里面还有仿真时序图。
上传时间: 2013-12-25
上传用户:xymbian
资源简介:利用vhdl语言设计的数字钟,能进行正常的时、分、秒计时功能,分别由6个数码管显示24h、60min、60s
上传时间: 2016-07-17
上传用户:lunshaomo
资源简介:线性相位FIR滤波器(17阶)的vhdl语言设计 功能很强大,很好用
上传时间: 2016-08-10
上传用户:dongbaobao
资源简介:4位数据比较器 通过vhdl语言设计出4位数据比较器,了解EDA对数字电路设计的效率和可靠性有极大地提高
上传时间: 2016-08-12
上传用户:1079836864
资源简介:vhdl语言设计;功能描述:键盘扫描,不包含去抖电路
上传时间: 2016-10-10
上传用户:稀世之宝039
资源简介:基于EDA的八音自动播放电子琴设计 内有vhdl语言设计 有
上传时间: 2016-11-08
上传用户:songrui
资源简介:要求用vhdl语言设计7人表决器和系列检测器,检测“1111111101111110”
上传时间: 2013-12-26
上传用户:asddsd
资源简介:包含vhdl语言设计7人表决器电路和系检测器列
上传时间: 2014-01-05
上传用户:lhc9102
资源简介:用vhdl语言设计维特比 解码器 是vhdl原代码用ModelSim XE III 6.3c软件实现仿真
上传时间: 2013-12-09
上传用户:qiao8960
资源简介:vhdl语言设计的数字钟 具有时分秒三段显示
上传时间: 2017-01-25
上传用户:evil
资源简介:vhdl语言设计频率计,十进制加法器.运用maxplus2运行,
上传时间: 2013-12-22
上传用户:qwe1234