DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
资源简介:DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
上传时间: 2013-12-26
上传用户:希酱大魔王
资源简介:N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频,得到整个环路的输出信号Fout。
上传时间: 2017-05-04
上传用户:royzhangsz
资源简介:数字锁相环实现源码,有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
上传时间: 2014-01-04
上传用户:zq70996813
资源简介:1. API 为FlashDSO的接口,包含 FlashDSOAPI.DLL, FlashDSOAPI.LIB,FlashDSOAPI.H 使用手册 2.TestAPI 为FlashDSO API 的测试例程.
上传时间: 2015-06-22
上传用户:520
资源简介:多项式为x^8+x^5+x^4+1的CRC(循环冗余校验码)的FPGA设计。
上传时间: 2015-10-04
上传用户:qunquan
资源简介:软件的主要特点: 1.专门针对有\"验证码\"要求的论坛. 2.可以完成如下功能: 自动发布新帖,自动回复指定帖,自动注册论坛帐号 (所有操作不能同时针对一个网站,因为有\"验证码\"要求的网站是每次打开一个网页就更新一个\"验证码\".) 3.利用\"自动注册\"功能注册的...
上传时间: 2014-01-23
上传用户:541657925
资源简介:分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先...
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
资源简介:该源码为VHDL语言编写的分频器,在W-4b教学平台上通过验证
上传时间: 2016-09-17
上传用户:erkuizhang
资源简介:扩频通信电路中产生扩频码速率的电路,在GPS设计中广泛应用
上传时间: 2014-02-13
上传用户:JasonC
资源简介:K9F1208是Samsung公司生产的采用NAND技术的大容量、高可靠Flash存储器。该器件存储容量为64M×8位,除此之外还有2048K×8位的空闲存储区。该器件采用TSSOP48封装,工作电压2.7~3.6V。
上传时间: 2016-07-02
上传用户:杜莹12345
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-23
上传用户:xinyuzhiqiwuwu
资源简介:常用2、4、6及任意偶数分频器的VHDL代码实现(原创)
上传时间: 2013-12-17
上传用户:330402686
资源简介:纯C论坛杂志的电子版~~有PDF文本和一些源码~~很不错的~~可以下载
上传时间: 2015-09-21
上传用户:CSUSheep
资源简介:最新版的串口读写控件源码!! 支持 delphi 6/7/8/2005/2006
上传时间: 2015-11-12
上传用户:妄想演绎师
资源简介:本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50%的奇数分频。利用VHDL语言编程,并用QUARTERS||4.0进行仿真,用 FPGA 芯片实现。 关键词:半整数,可控分频器,VHDL, FPGA
上传时间: 2015-11-27
上传用户:tyler
资源简介:有关cc1100的原理图设计参考和部分源码!
上传时间: 2014-07-04
上传用户:zhoujunzhen
资源简介:音频频谱的分析程序,在程序中实现了采样速率的提取
上传时间: 2013-12-08
上传用户:onewq
资源简介:在Freeman链码基础上,提出一种新的形状描述编码:最小和统计方向码. 该方法对图像平移、旋转具有不变性的优点,对尺度变换有成比例特点. 提出了相应的形状匹配算法:方向熵法度量最小和统计方向码描述的形状相似度. 仿真试验验证了这种形状检索方法的有效性与可...
上传时间: 2013-12-23
上传用户:yzhl1988
资源简介:vhdl语言编写的2分频器代码,简单易懂
上传时间: 2014-01-08
上传用户:lht618
资源简介:2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢,慢慢上传吧~
上传时间: 2016-04-30
上传用户:xz85592677
资源简介:protues上的转弯灯原理图和ASM源码
上传时间: 2013-12-19
上传用户:dave520l
资源简介:电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机
上传时间: 2016-09-06
上传用户:zwei41
资源简介:注:protel电路图 1.INPUT12为高压气压和低压压传感器输入端. 2.OUTPUT为充气输出控制端. 3.当高低压有接地信号时,电机正转,气阀打开. 4.INPUT2低气压时有信号时,充气OUTPUT输出,充气电机转. 5.RS1与RS2是调节阀门距离用地 6.RS3是与气阀电机同步...
上传时间: 2014-01-09
上传用户:waizhang
资源简介:主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率
上传时间: 2016-11-28
上传用户:lizhen9880
资源简介:该模块为分频器,将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上,该源码可以实现任意整数的分频,主要让N的值设置好相应的数字
上传时间: 2013-12-30
上传用户:xlcky
资源简介:利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时(0~23),用HEX3~HEX2显示分钟(0~59),用HEX1~HEX0显示秒钟(0~59)。
上传时间: 2014-12-20
上传用户:dbs012280
资源简介:-- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 --制器,10个bit是1位起始位,8个数据位,1个结束 --位。串口的波特律...
上传时间: 2017-04-12
上传用户:lgnf
资源简介:此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小
上传时间: 2013-12-22
上传用户:671145514