数字锁相环控制产生信号程序详解以及控制字计算方法

资 源 简 介

数字锁相环控制产生信号程序详解以及控制字计算方法

您 可 能 感 兴 趣 的

• 一阶全数字锁相环VERLOGIC程序代码
• 全数字锁相环原程序
• 数字锁相环控制产生信号程序详解以及控制字计算方法
• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
• 数字锁相环DPLL实例程序
• 数字锁相环程序
• 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
• 508a的控制锁相环的程序
• 数字锁相环数学模型,对有研究信号调制的数学建模.