三八译码器的源代码,在quartus II 6.0中进行进行设计的,有vhdl源代码
资源简介:三八译码器的源代码,在quartus II 6.0中进行进行设计的,有vhdl源代码
上传时间: 2015-09-05
上传用户:181992417
资源简介:这是Actel 的FPGA的译码器的VHDL源代码。
上传时间: 2013-08-10
上传用户:大灰狼123456
资源简介:数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间: 2014-01-06
上传用户:许小华
资源简介:这是Actel 的FPGA的译码器的VHDL源代码。
上传时间: 2017-03-23
上传用户:redmoons
资源简介:RS译码器的C源代码,采用了BM算法,钱搜索,和福尼算法求错误值
上传时间: 2017-08-07
上传用户:cursor
资源简介:此三八译码器,实现模拟信息量到数字量的计算。
上传时间: 2017-04-25
上传用户:yzy6007
资源简介:内置译码器的步进电机微步进驱动芯片
上传时间: 2013-06-07
上传用户:eeworm
资源简介:专辑类-执行器件相关专辑-43册-296M 内置译码器的步进电机微步进驱动芯片.pdf
上传时间: 2013-04-24
上传用户:tianjinfan
资源简介:Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的...
上传时间: 2013-06-11
上传用户:奇奇奔奔
资源简介: 本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用...
上传时间: 2013-06-29
上传用户:gokk
资源简介: 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似...
上传时间: 2013-04-24
上传用户:shanml
资源简介:无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间: 2013-06-19
上传用户:xinzhch
资源简介:本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论...
上传时间: 2013-04-24
上传用户:181992417
资源简介:卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的Viterbi译码器...
上传时间: 2013-07-23
上传用户:叶山豪
资源简介:本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间: 2013-04-24
上传用户:waizhang
资源简介:纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛...
上传时间: 2013-07-20
上传用户:xinshou123456
资源简介:可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间: 2013-04-24
上传用户:ziyu_job1234
资源简介:viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间: 2013-09-06
上传用户:dsgkjgkjg
资源简介:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器...
上传时间: 2013-10-17
上传用户:cc1915
资源简介:针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Tu...
上传时间: 2013-10-28
上传用户:d815185728
资源简介:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器...
上传时间: 2013-12-13
上传用户:yzhl1988
资源简介:针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Tu...
上传时间: 2013-10-08
上传用户:回电话#
资源简介:一个cd播放器的源代码,个性化界面非常精致
上传时间: 2014-12-22
上传用户:ouyangtongze
资源简介:这是一个有关哈夫曼编/译码器的课程设计, 原题参见青华大学出版社出版、严巍敏主编的数据结构题集(c语言版)
上传时间: 2014-01-27
上传用户:fandeshun
资源简介:这是汇编器的源代码
上传时间: 2015-01-11
上传用户:ls530720646
资源简介:一个交织器的源代码 留言:站长,我上载的代码如果有解压后不识别的文件类型,请保存为rar即可打开!
上传时间: 2015-02-11
上传用户:xz85592677
资源简介:EXELOCK 1.83 EXE文件加密器的源代码
上传时间: 2014-01-02
上传用户:无聊来刷下
资源简介:用delphi开发的一个文本编辑器的源代码
上传时间: 2014-11-29
上传用户:yuanyuan123
资源简介:利用VC实现的贝叶斯分类器的源代码,可以用来分类或识别,很值得收藏
上传时间: 2013-12-23
上传用户:bjgaofei