基于DDS原理的正弦信号发生器。用VERILOG语言实现

资 源 简 介

基于DDS原理的正弦信号发生器。用VERILOG语言实现，功能强大。

您 可 能 感 兴 趣 的

• Verilog实现的DDS正弦信号发生器和测频测相模块
• Verilog实现的DDS正弦信号发生器和测频测相模块
• DDS正弦信号发生器 频率和相位连续可调。频率最大2M
• 基于FPGA的DDS正弦信号发生器,信号失真小
• 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码
• 基于verilog的正弦信号发生器
• 基于DDS原理的正弦信号发生器。用VERILOG语言实现
• FPGA VHDL语言DDS函数信号发生器的设计与实现
• 基于FPGA和DDS技术的正弦信号发生器设计
• DDS的多功能正弦信号发生器设计下载 免费下载