基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能

资 源 简 介

基于VHDL（verilog）语言的UART的设计与实现。全面模仿AVR的UART功能，与AVR直接实现接口调试。资料全面完整。

您 可 能 感 兴 趣 的

• 串uart的vhdl
• Verilog&Vhdl混语言对SDRAM的控制源代码
• UART verilog hdl 实现
• uart的vhdl实现代码 分模块设计和状态机设计 不错的
• UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。
• FPGA/CPLD应用,uart通讯VHDL原码.
• crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de
• uart的VHDL源代码
• SPI(serial port interface)的Verilog/VHDL源代碼
• UART verilog TX/RX OpenCores share