5/8分频器,实现分频功能,受外部周期信号激励的震荡,其频率恰为激励信号频率的纯分数,都叫做分频。
资源简介:用VHDL写的一个5/8分频器,希望对刚学习VHDL的朋友有帮助
上传时间: 2014-01-12
上传用户:佳期如梦
资源简介:5/8分频器,实现分频功能,受外部周期信号激励的震荡,其频率恰为激励信号频率的纯分数,都叫做分频。
上传时间: 2017-08-22
上传用户:zwei41
资源简介:分频器 8分频器 50 已经测试 可以用 代码可更改
上传时间: 2014-01-06
上传用户:181992417
资源简介:电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机
上传时间: 2016-09-06
上传用户:zwei41
资源简介:专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
上传时间: 2013-04-24
上传用户:kiklkook
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:常用1、3、5及任意奇数分频器的VHDL代码实现(原创)
上传时间: 2013-12-26
上传用户:rishian
资源简介:DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
上传时间: 2013-12-26
上传用户:希酱大魔王
资源简介:2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢,慢慢上传吧~
上传时间: 2016-04-30
上传用户:xz85592677
资源简介:主时钟为15.36MHz的带选通的8位输出分频器,可得到100Hz,120Hz,1kHz,10kHz的频率
上传时间: 2016-11-28
上传用户:lizhen9880
资源简介:利用VHDL语言描述的5分频器(改变程序中m1,m2值,可作为任意奇数分频器)
上传时间: 2013-12-23
上传用户:稀世之宝039
资源简介:fpga上实现的最小是0.5分频的任意分频器
上传时间: 2017-03-24
上传用户:417313137
资源简介:此文件为EDA的8位分频器,但可以用于不同位分频器,如:1位到10位等,用Quartus软件来,以文件VHD格式编译即可
上传时间: 2013-12-25
上传用户:003030
资源简介:1.8421码十进制计数器 2.分频系数为8,占空比为0.5的分频器 3.控制8个二极管的电路
上传时间: 2017-09-09
上传用户:李梦晗
资源简介:器件数据手册专辑 120册 2.15G计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
上传时间: 2013-12-30
上传用户:hongmo
资源简介:VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频...
上传时间: 2013-11-29
上传用户:1079836864
资源简介:本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可...
上传时间: 2013-12-15
上传用户:从此走出阴霾
资源简介:这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器,通过两个并行进程对输入信号CLK进行8分频,占空比为1:7
上传时间: 2017-01-19
上传用户:xiaohuanhuan
资源简介:参数化分频器,以5为例,能很方便的扩展到参数N
上传时间: 2017-05-25
上传用户:libenshu01
资源简介:半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!
上传时间: 2014-08-20
上传用户:pompey
资源简介:分频器的vhdl描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
上传时间: 2014-01-16
上传用户:奇奇奔奔
资源简介:计数器,分频器,锁存器,驱动器分册
上传时间: 2013-04-15
上传用户:eeworm
资源简介:基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
上传时间: 2013-08-15
上传用户:llwap
资源简介:fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
上传时间: 2013-08-15
上传用户:lizhen9880
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:分频器 FPGA程序设计 二分频 对硬件设计有很大用处\r\n
上传时间: 2013-08-31
上传用户:lhc9102
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n
上传时间: 2013-09-04
上传用户:fdfadfs