虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
VHDL/FPGA/Verilog
> 本设计师一个7人表决器
本设计师一个7人表决器
资源大小:
6 K
上传时间:
2013-12-18
上传用户:
rain0413
资源积分:
2 下载积分
标 签:
表决器
资 源 简 介
本设计师一个7人表决器,用7个开关作为7个输入变量,输入变量是 1 时表示赞同,输入变量为 0 时表示不赞同。
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
PC机与单片机通信实例-表决器
用VHDL语言编写的三人表决器
最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句)
VHDL七人表决器免费为大家服务
eda7人表决器
seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
此为2006年吉林省电子大赛中题目无线表决器的硬件连接图
这是我自己写的4人表决器源码
quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容
七人表决器 在表决的过程中 多于四个通过 少于四个不通过
收藏
赞(227)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
用户登录
×
用户注册
×