verilogHDL编写的QPSK选相法调制模块,在ISE软件中仿真过,可综合,绝对是正确的
资源简介:verilogHDL编写的QPSK选相法调制模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-09-11
上传用户:515414293
资源简介:采用verilogHDL编写的I2C接口及SPI接口模块,经过测试 相当不错 COPY过去可直接使用
上传时间: 2013-12-17
上传用户:qwe1234
资源简介:用MATLAB编写的QPSK调制解调程序并且方针通过
上传时间: 2014-01-14
上传用户:x4587
资源简介:自己编写的QPSK调制与解调,内含matlab-figure-file、matlab-M-file和得出的jpg格式图形!
上传时间: 2013-11-26
上传用户:kiklkook
资源简介:C#编写的Guass消去法
上传时间: 2014-01-25
上传用户:cooran
资源简介:vfp编写的学生选可系统
上传时间: 2015-03-01
上传用户:liuchee
资源简介:vc编写的随机选号程序
上传时间: 2014-01-16
上传用户:pompey
资源简介:用2407A编写的SVPWM(软件法)程序的源代码
上传时间: 2015-04-07
上传用户:JIUSHICHEN
资源简介:Matlab编写的最速下降法算法程序,美国一本权威数值计算方面的书上的源程序。
上传时间: 2013-12-05
上传用户:pinksun9
资源简介:自己编写的用谱相减,最小均方和维纳滤波实现语音增强的matlab文件
上传时间: 2015-06-14
上传用户:yyq123456789
资源简介:用verilogHDL编写的,一个占空比为50%的6分频电路
上传时间: 2014-01-08
上传用户:lixinxiang
资源简介:用C编写的最速下降法(解方程),注意矩阵A是正定对称的
上传时间: 2014-01-27
上传用户:拔丝土豆
资源简介:这是一个用visual basic编写的彩票选好程序,操作简单。
上传时间: 2015-09-06
上传用户:cuibaigao
资源简介:MATLAB编写的采用二相键控扩频通信仿真程序
上传时间: 2013-12-19
上传用户:bruce5996
资源简介:verilogHDL编写的串口检测程序,自己写的,相对其他的代码,本程序比较简短,初学者容易掌握。
上传时间: 2013-12-10
上传用户:Amygdala
资源简介:这是一段用VC++编写的平均取中法生成随机数的代码,已经经过调试,可以产生一组随机数
上传时间: 2013-12-26
上传用户:ardager
资源简介:使用arcAE,自己编写的点选工具,选中要素
上传时间: 2014-01-15
上传用户:jcljkh
资源简介:使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。
上传时间: 2013-12-24
上传用户:GHF
资源简介:自己用matlab编写的newton迭代法解方程的通用程序,附有检测结果图片
上传时间: 2013-12-17
上传用户:windwolf2000
资源简介:一个verilogHDL编写的键盘扫描程序
上传时间: 2014-12-21
上传用户:xsnjzljj
资源简介:操作系统:用C++编写的时间片轮转法,如有哪里不好,希望改正!
上传时间: 2014-08-11
上传用户:cainaifa
资源简介:采用matlab中m文件编写的QPSK发射部分程序源码
上传时间: 2014-01-07
上传用户:myworkpost
资源简介:VHDL编写的ADI锁相环控制程序,可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。
上传时间: 2016-08-20
上传用户:gut1234567
资源简介:利用c语言编写的最速下降法程序,其中包括利用进退法和0.618法进行的一维搜索
上传时间: 2013-12-23
上传用户:xauthu
资源简介:这是一个用java编写的复选框演示程序,程序使用一个监听器来监听复选框状态的变化的
上传时间: 2017-01-26
上传用户:luke5347
资源简介:用VC++编写的基于牛拉法简单潮流计算程序,只能针对四个节点
上传时间: 2017-04-20
上传用户:zhichenglu
资源简介:用C语言编写的有限差分法,求解二维稳态温度场问题
上传时间: 2013-12-13
上传用户:fandeshun
资源简介:用C语言编写的有限差分法程序,采用隐式的交替方向法,求解温度场问题
上传时间: 2017-05-13
上传用户:kikye
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-07
上传用户:李彦东
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-22
上传用户:ZJX5201314