verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-07
上传用户:李彦东
资源简介:verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-01-22
上传用户:ZJX5201314
资源简介:用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合
上传时间: 2014-10-10
上传用户:han_zh
资源简介:用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍
上传时间: 2015-06-08
上传用户:1079836864
资源简介:昨天在论坛上看到有人帖出了他写的并串转换VHDL代码,但是他自己说有问题,但是不知道怎么改。我大概看了一下,发现思路还是比较乱的。于是就写下了我自己的并串转换代码。
上传时间: 2015-08-14
上传用户:曹云鹏
资源简介:实现6位数据宽度的并串转换,编译和仿真完美实现,编程环境Quartus.
上传时间: 2016-08-20
上传用户:lht618
资源简介:基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出
上传时间: 2016-09-19
上传用户:dongqiangqiang
资源简介:两个进程的并串转换设计,VHDL的Xilinx的开发环境
上传时间: 2014-01-02
上传用户:13215175592
资源简介:自己编写的并串变换的fpga程序,使用verilog语言
上传时间: 2014-01-25
上传用户:569342831
资源简介:verilogHDL编写的低通滤波器模块,在ISE软件中仿真过
上传时间: 2017-07-19
上传用户:牛津鞋
资源简介:并/串转换器即并行输入、串行输出转换器,例如一个8bit输入的并/串转换器,输出时钟频率是输入时钟频率的8倍,输入端一个时钟到来,8个输入端口同时输入数据;输出端以8倍的速度将并行输入的8bit串行输出,至于从高位输出还是从低位输出,可以再程序中指定。
上传时间: 2014-01-21
上传用户:2467478207
资源简介:SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写
上传时间: 2014-08-24
上传用户:gtzj
资源简介:这是本人编写的一个Huffman压缩算法,压缩效率最好能达到%20左右,已将所有的编码串转换成为二进制码
上传时间: 2013-12-25
上传用户:l254587896
资源简介:这是一个用VHDL语言编写的并口转串口程序,在altera开发系统下验证通过,运用于开发板与计算机之间的通信,源程序可以提供参考
上传时间: 2014-12-21
上传用户:cylnpy
资源简介:verilogHDL编写的串口检测程序,自己写的,相对其他的代码,本程序比较简短,初学者容易掌握。
上传时间: 2013-12-10
上传用户:Amygdala
资源简介:前段时间看见有人在网上求并串转换的程序,今天闲了,就编了一个供大家参考一下。 其实是很简单的,只要理清思路,还是很容易的 。
上传时间: 2014-01-02
上传用户:epson850
资源简介:这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一...
上传时间: 2013-12-29
上传用户:SimonQQ
资源简介:采用verilogHDL编写的I2C接口及SPI接口模块,经过测试 相当不错 COPY过去可直接使用
上传时间: 2013-12-17
上传用户:qwe1234
资源简介:这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一...
上传时间: 2014-01-04
上传用户:脚趾头
资源简介:verilogHDL编写的QPSK选相法调制模块,在ISE软件中仿真过,可综合,绝对是正确的
上传时间: 2014-09-11
上传用户:515414293
资源简介:并串转换器:将并行输入的信号以串行方式输出,这里要注意需先对时钟进行分频,用得到的低频信号控制时序,有利于观察结果(可以通过L灯观察结果)
上传时间: 2013-12-21
上传用户:jiahao131
资源简介:arm实验时编写的linux串口程序,实现了基本的串口通讯功能,并在接收报文时,使用了环形缓冲区,希望程序对大家有所帮助,如有Bug,请给我留言,谢谢。
上传时间: 2015-06-17
上传用户:JasonC
资源简介:用汇编语言编写的数制转换程序,可以将5位的二进制串转化为十进制数字输出
上传时间: 2015-06-22
上传用户:kristycreasy
资源简介:wince下使用vc编写的对串口读写的小程序,调用底层api对串口进行操作,自己可以设置波特率等参数,并将读到数据进行现实
上传时间: 2014-01-11
上传用户:tyler
资源简介:使用VHDL语言编写的A/D转换程序,可在FPGA平台使用
上传时间: 2013-08-06
上传用户:杏帘在望
资源简介:利用VHDL语言编写的一个crc功能模块,可下载到FPGA实现功能
上传时间: 2013-09-03
上传用户:王庆才
资源简介:一个用 VB 编写的基于串口通信的简单监测程序
上传时间: 2013-12-13
上传用户:kiklkook
资源简介:vc编写的进制转换程序
上传时间: 2014-01-30
上传用户:cc1915
资源简介:这是VC编写的并口驱动
上传时间: 2013-12-11
上传用户:edisonfather
资源简介:是用该语言编写的关于串口通信的源代码。欢迎各位下载
上传时间: 2015-03-24
上传用户:zhuimenghuadie