decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

相 关 资 源

• decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能免费下载

  资源简介：decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

  标签： decoder FPGA CPLD 译码器

  上传时间： 2014-01-07

  上传用户：x4587

• 1、本程序模仿3/8译码器的功能 2、由拨码开关输入免费下载

  资源简介：1、本程序模仿3/8译码器的功能 2、由拨码开关输入，led输出。

  标签： 程序 模 拨码开关 译码器

  上传时间： 2015-09-09

  上传用户：caixiaoxu26

• 这是老师给的3—8译码器的源程序免费下载

  资源简介：这是老师给的3—8译码器的源程序，自己刚才调试过了，真的成功了，哈哈……，有需要就看看吧

  标签： 译码器 源程序

  上传时间： 2014-07-26

  上传用户：星仔

• 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3免费下载

  资源简介：3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门

  标签： Version plus MAX 9.3

  上传时间： 2016-12-14

  上传用户：米卡

• 采用CASE语句设计3-8译码器的示例程序免费下载

  资源简介：采用CASE语句设计3-8译码器的示例程序

  标签： CASE 译码器 程序

  上传时间： 2013-12-23

  上传用户：Late_Li

• 用VERILOG语言实现了常用3-8译码器.免费下载

  资源简介：用VERILOG语言实现了常用3-8译码器.

  标签： VERILOG 语言 译码器

  上传时间： 2014-01-19

  上传用户：xg262122

• 这是一个用c51做的数字钟源代码,实现了时间设置,闹铃设置等一系列钟表的功能,并付上了硬件原理图,供大家学习和参考,我的qq:9577287免费下载

  资源简介：这是一个用c51做的数字钟源代码,实现了时间设置,闹铃设置等一系列钟表的功能,并付上了硬件原理图,供大家学习和参考,我的qq:9577287

  标签： 9577287 c51 qq 数字

  上传时间： 2015-04-30

  上传用户：rishian

• 本文件是利用verilog实现的3-8译码器免费下载

  资源简介：本文件是利用verilog实现的3-8译码器

  标签： verilog 译码器

  上传时间： 2013-12-16

  上传用户：ecooo

• 3-8译码器地简单实现免费下载

  资源简介：3-8译码器地简单实现，采用QUARTUSii5.0环境编译

  标签： 译码器

  上传时间： 2016-09-30

  上传用户：rishian

• 本程序主要实现了动态获取多个共享ACCESS数据库数据的功能免费下载

  资源简介：本程序主要实现了动态获取多个共享ACCESS数据库数据的功能，采用控件数组的方式，动态创建TADOConnection，然后建立连接。查询时遍历所有的TADOConnection。

  标签： ACCESS 程序 动态 数据库

  上传时间： 2014-01-04

  上传用户：四只眼

• 按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线免费下载

  资源简介：按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线，由另一3-8译码器译出显示器的位扫描线，并采用了编码扫描方式。 为了防止出现重键现象，扫描输出线高位SL3不参加键扫描译码。CPU对8279的监...

  标签： 8279 138 SL0 SL2

  上传时间： 2014-01-25

  上传用户：skfreeman

• vhdl的3-8译码器免费下载

  资源简介：vhdl的3-8译码器

  标签： vhdl 译码器

  上传时间： 2014-01-03

  上传用户：llandlu

• 条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能免费下载

  资源简介：条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能

  标签： CPLD 控制器 编程 移位寄存器

  上传时间： 2015-05-12

  上传用户：hopy

• 3-8译码器,BCD码转换10进制,计数器免费下载

  资源简介：3-8译码器,BCD码转换10进制,计数器

  标签： BCD 译码器 计数器 转换

  上传时间： 2014-08-12

  上传用户：Andy123456

• 3-8译码器学校课程设计上载以大家共享免费下载

  资源简介：3-8译码器学校课程设计上载以大家共享，如有不足请多指教

  标签： 译码器 家

  上传时间： 2013-11-28

  上传用户：csgcd001

• 用VHDL设计的3-8译码器免费下载

  资源简介：用VHDL设计的3-8译码器，精简~！

  标签： VHDL 译码器

  上传时间： 2014-01-27

  上传用户：chens000

• 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.免费下载

  资源简介：译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.

  标签： MAXPLUS VHDL 译码器 二进制

  上传时间： 2013-12-23

  上传用户：lepoke

• 基于FPGA自适应高速RS编译码器的IP核设计免费下载

  资源简介：基于FPGA自适应高速RS编译码器的IP核设计

  标签： FPGA 高速RS编译码器 IP核

  上传时间： 2016-05-10

  上传用户：asdkin

• max-plus2 编写的3-8译码器免费下载

  资源简介：max-plus2 编写的3-8译码器

  标签： max-plus 编写 译码器

  上传时间： 2016-05-17

  上传用户：小眼睛LSL

• 利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位免费下载

  资源简介：利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位

  标签： CASE 译码器 数据 控制

  上传时间： 2017-01-23

  上传用户：lwwhust

• 3-8译码器和8-3BCD七段显示译码器免费下载

  资源简介：3-8译码器和8-3BCD七段显示译码器

  标签： BCD 译码器 显示译码器

  上传时间： 2013-12-24

  上传用户：xhz1993

• 3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计免费下载

  资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计

  标签： 译码器 数据选择器 交通灯 信号

  上传时间： 2017-08-13

  上传用户：Thuan

• 3-8译码器74HC138芯片手册免费下载

  资源简介：3-8译码器74HC138芯片手册，有需要的可以参考！

  标签： 译码器 74hc138

  上传时间： 2022-03-31

  上传用户：qdxqdxqdxqdx

• 在FPGA或CPLD上实现的一中非常实用的倍频电路免费下载

  资源简介：在FPGA或CPLD上实现的一中非常实用的倍频电路，只要输入频率高，精度就很高

  标签： FPGA CPLD 倍频电路

  上传时间： 2014-08-30

  上传用户：jkhjkh1982

• 　　本文提出了加快发展之路 　　从理论设计,通过Matlab / Simulink环境 　　在定点算法对其行为模拟的 　　在FPGA或定制实现硅片。这个了 　　实现了netlist移植的Sim免费下载

  资源简介：　　本文提出了加快发展之路 　　从理论设计,通过Matlab / Simulink环境 　　在定点算法对其行为模拟的 　　在FPGA或定制实现硅片。这个了 　　实现了netlist移植的Simulink系统 　　描述成的硬件描述语言[VHDL]。在这个例子中,这个 　　Simulink-to-VH...

  标签： Simulink netlist Matlab FPGA

  上传时间： 2017-03-09

  上传用户：duoshen1989

• 采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来免费下载

  资源简介：采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

  标签： Verilog FPGA 语言 控制

  上传时间： 2013-09-01

  上传用户：喵米米米

• （2，1，9）软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2013-07-23

  上传用户：叶山豪

• 描述了用CoolRunner CPLD实现mp3 player的一种方法免费下载

  资源简介：描述了用CoolRunner CPLD实现mp3 player的一种方法，值得学习

  标签： CoolRunner player CPLD mp3

  上传时间： 2013-08-28

  上传用户：chenhr

• 采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来免费下载

  资源简介：采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

  标签： Verilog FPGA 语言 控制

  上传时间： 2013-12-25

  上传用户：小鹏

• 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit免费下载

  资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

  标签： Viterbi FPGA Vit

  上传时间： 2013-11-27

  上传用户：邶刖