verilog实现的数字跑表 精确到10ms

相 关 资 源

• verilog实现的数字跑表 精确到10ms免费下载

  资源简介：verilog实现的数字跑表 精确到10ms

  标签： verilog 10 ms 数字跑表

  上传时间： 2014-01-27

  上传用户：Amygdala

• 用verilog实现的数字跑表免费下载

  资源简介：用verilog实现的数字跑表，下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。

  标签： verilog 数字跑表

  上传时间： 2014-01-13

  上传用户：顶得柱

• 微机接口中用汇编语言实现的数字录音机,用到8255,8253等芯片免费下载

  资源简介：微机接口中用汇编语言实现的数字录音机,用到8255,8253等芯片

  标签： 8255 8253 微机接口 汇编语言

  上传时间： 2013-12-14

  上传用户：cc1

• verilog实现的数字滤波器免费下载

  资源简介：verilog实现的数字滤波器，用于fpga

  标签： verilog 数字滤波器

  上传时间： 2014-12-04

  上传用户：chenlong

• 用汇编语言实现51单片机的ADC0808的AD转换 精确到小数点两位.免费下载

  资源简介：用汇编语言实现51单片机的ADC0808的AD转换 精确到小数点两位.

  标签： 0808 ADC 汇编语言 51单片机

  上传时间： 2016-01-25

  上传用户：1159797854

• 用verilog HDL / VHDL实现的数字频率计（完整实验报告）免费下载

  资源简介：用verilog HDL / VHDL实现的数字频率计（完整实验报告）

  标签： verilog VHDL HDL 数字频率计

  上传时间： 2014-01-22

  上传用户：dapangxie

• verilog语言实现的数字钟免费下载

  资源简介：verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~

  标签： verilog 语言 数字

  上传时间： 2014-06-21

  上传用户：plsee

• verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用免费下载

  资源简介：verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用，好用。

  标签： verilog QUARTUS ALTERA 语言

  上传时间： 2017-05-07

  上传用户：三人用菜

• 基于verilog语言的数字通信系统的帧同步的实现原理以及verilog代码实现免费下载

  资源简介：基于verilog语言的数字通信系统的帧同步的实现原理以及verilog代码实现

  标签： verilog 语言 数字通信系统 帧同步

  上传时间： 2017-07-02

  上传用户：lwwhust

• 用bp实现的数字识别程序免费下载

  资源简介：用bp实现的数字识别程序，用到了经典的bp算法，可移植到其他应用程序中去

  标签： 数字识别 程序

  上传时间： 2015-04-16

  上传用户：haoxiyizhong

• 设计说明：1。数据结构和表示：程序用1、2、3、4分别表示将右、上、左、下的数字块移动到空格之中。采用典型的树+链表结构免费下载

  资源简介：设计说明：1。数据结构和表示：程序用1、2、3、4分别表示将右、上、左、下的数字块移动到空格之中。采用典型的树+链表结构，每种局面产生一个BoardState类。出于避免走法顺序列表被过多复制的考虑，在树结构中保存局面的继承关系。每种新的局面产生后，引用估...

  标签： 数据结构 分 典型 数字

  上传时间： 2015-05-02

  上传用户：xieguodong1234

• 这是在FPGA上实现的数字钟功能免费下载

  资源简介：这是在FPGA上实现的数字钟功能，用verilog语言编程，已功过编译，仿真验证

  标签： FPGA 数字

  上传时间： 2013-12-18

  上传用户：R50974

• 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取免费下载

  资源简介：在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。

  标签： maxplusII VHDL 语言 编程实现

  上传时间： 2014-01-07

  上传用户：TF2015

• 使用verilog实现全数字16QAM调制器实验免费下载

  资源简介：使用verilog实现全数字16QAM调制器，载波频率1MHZ，数据比特流的速率为100Kbps

  标签： verilog 调制器

  上传时间： 2022-05-22

  上传用户：tigerwxf1

• 用verilog实现的以太网接口免费下载

  资源简介：用verilog实现的以太网接口!!!!!!!!!!!!!!!!!!

  标签： verilog 以太网接口

  上传时间： 2013-07-13

  上传用户：LSPSL

• 用verilog实现的串口收发数据程序免费下载

  资源简介：用verilog实现的串口收发数据程序，已经调试通过

  标签： verilog 串口 收发 数据

  上传时间： 2013-08-21

  上传用户：lixinxiang

• verilog实现的DDS正弦信号发生器和测频测相模块免费下载

  资源简介：verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

  标签： verilog DDS 正弦信号发生器 模块

  上传时间： 2013-08-28

  上传用户：asdfasdfd

• verilog 实现的jtag ip模块 包括了测试程序免费下载

  资源简介：verilog 实现的jtag ip模块 包括了测试程序

  标签： verilog jtag 模块 测试程序

  上传时间： 2014-12-08

  上传用户：叶山豪

• 用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功免费下载

  资源简介：用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功

  标签： verilog Quartus 键盘程序 编译

  上传时间： 2015-05-13

  上传用户：ruan2570406

• 在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序免费下载

  资源简介：在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序

  标签： FPGA ASI 数字电视 TS流

  上传时间： 2015-05-14

  上传用户：xhz1993

• 用复杂可编程逻辑器件(CPLD)实现的数字钟控系统免费下载

  资源简介：用复杂可编程逻辑器件(CPLD)实现的数字钟控系统

  标签： CPLD 可编程逻辑器件 数字 钟控

  上传时间： 2015-06-02

  上传用户：xymbian

• 此代码是用verilog实现的以太网接口,在此基础上做修改,可以作为一般的以太网接口程序开发.免费下载

  资源简介：此代码是用verilog实现的以太网接口,在此基础上做修改,可以作为一般的以太网接口程序开发.

  标签： verilog 以太网接口 代码 修改

  上传时间： 2014-01-20

  上传用户：zhichenglu

• 用纯java语言实现的数字证书制作工具。免费下载

  资源简介：用纯java语言实现的数字证书制作工具。

  标签： java 语言 数字 制作工具

  上传时间： 2015-06-19

  上传用户：懒龙1988

• 用8051单片机实现的写入按键次数到24c02免费下载

  资源简介：用8051单片机实现的写入按键次数到24c02，并读出来显示在4 个LED 上。并脱机运行验证结果

  标签： 24c02 8051 单片机 按键

  上传时间： 2014-01-15

  上传用户：luopoguixiong

• 这是我下的一个用verilog实现的除法代码免费下载

  资源简介：这是我下的一个用verilog实现的除法代码

  标签： verilog 除法 代码

  上传时间： 2015-10-01

  上传用户：zhuoying119

• 基于FPGA的2048点FFT的verilog实现的源代码。免费下载

  资源简介：基于FPGA的2048点FFT的verilog实现的源代码。

  标签： verilog FPGA 2048 FFT

  上传时间： 2014-12-02

  上传用户：GavinNeko

• 这是在FPGA上实现的数字电压表免费下载

  资源简介：这是在FPGA上实现的数字电压表，用VHDL编写的，已通过编译，仿真验证。

  标签： FPGA 数字电压表

  上传时间： 2015-10-24

  上传用户：tyler

• 这是一个用verilog实现的除法器代码。免费下载

  资源简介：这是一个用verilog实现的除法器代码。

  标签： verilog 除法器 代码

  上传时间： 2013-12-28

  上传用户：wmwai1314

• 约瑟夫环 1. 本演示程序利用一循环链表,每个结点为一人,类似将人按顺时针方向围坐一圈,每个结点包括,号码,密码.号码是作为排的顺序.密码用来作为下一次报数的数字.当走到结尾时,再下个结点便循环回去免费下载

  资源简介：约瑟夫环 1. 本演示程序利用一循环链表,每个结点为一人,类似将人按顺时针方向围坐一圈,每个结点包括,号码,密码.号码是作为排的顺序.密码用来作为下一次报数的数字.当走到结尾时,再下个结点便循环回去,依此类推. 2. 演示程序以用户与计算机的对话方式执行，...

  标签： 循环 号码 密码 程序

  上传时间： 2014-07-25

  上传用户：weiwolkt

• 用VHDL和verilog实现的四人抢答器免费下载

  资源简介：用VHDL和verilog实现的四人抢答器

  标签： verilog VHDL 抢答器

  上传时间： 2015-11-15

  上传用户：redmoons