参数化分频器,以5为例,能很方便的扩展到参数N
资源简介:参数化分频器,以5为例,能很方便的扩展到参数N
上传时间: 2017-05-25
上传用户:libenshu01
资源简介:这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-23
上传用户:xinyuzhiqiwuwu
资源简介:基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
上传时间: 2014-11-18
上传用户:songnanhua
资源简介:IP 分频器 可以通过输入参数而自动调整分频数
上传时间: 2017-08-17
上传用户:dyctj
资源简介:基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
上传时间: 2013-08-15
上传用户:llwap
资源简介:计数器,分频器,锁存器,驱动器分册
上传时间: 2013-04-15
上传用户:eeworm
资源简介:专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
上传时间: 2013-04-24
上传用户:kiklkook
资源简介:fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
上传时间: 2013-08-15
上传用户:lizhen9880
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:分频器 FPGA程序设计 二分频 对硬件设计有很大用处\r\n
上传时间: 2013-08-31
上传用户:lhc9102
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n
上传时间: 2013-09-04
上传用户:fdfadfs
资源简介:数字芯片的简单应用有74LS294和74LS292分频器。
上传时间: 2013-12-27
上传用户:caiguoqing
资源简介:数字电路讲座:寄存器计数器分频器
上传时间: 2013-10-27
上传用户:DXM35
资源简介:HT49 MCU的可编程分频器(PFD)使用指南 本文主要介绍 HT49 单片机可编程分频器(PFD)的使用及注意事项。
上传时间: 2013-11-03
上传用户:crazyer
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang
资源简介:分频器
上传时间: 2013-10-13
上传用户:lbbyxmraon
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2015-01-02
上传用户:oooool
资源简介:自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中
上传时间: 2015-03-20
上传用户:cjf0304
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2015-04-09
上传用户:凌云御清风
资源简介:这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
资源简介:分频器 几次分频欧次分频 vhdl 语言实现
上传时间: 2015-05-14
上传用户:zycidjl
资源简介:带分频器的bcd计数电路设计,verilog源码
上传时间: 2014-01-14
上传用户:s363994250
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。
上传时间: 2013-12-24
上传用户:gxf2016
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器
上传时间: 2014-01-18
上传用户:erkuizhang
资源简介:数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。
上传时间: 2015-07-16
上传用户:wxhwjf
资源简介:vhdl语言写的基数分频器,多平台,通过MODESIM仿真
上传时间: 2015-07-20
上传用户:541657925
资源简介:多数位分频器.............................................可直接编译
上传时间: 2015-07-22
上传用户:whenfly