用HDPLD实现的高速并行乘法器

相 关 资 源

• 用HDPLD实现的高速并行乘法器免费下载

  资源简介：用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数

  标签： HDPLD 高速并行 乘法器

  上传时间： 2017-05-16

  上传用户：rocwangdp

• 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.免费下载

  资源简介：用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

  标签： walsh asic core 乘法器

  上传时间： 2015-06-22

  上传用户：liuchee

• 本源码是高速并行乘法器的设计源码免费下载

  资源简介：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数

  标签： 源码 乘法器 高速并行

  上传时间： 2015-10-18

  上传用户：sunjet

• veilog实现的状态机乘法器.可以参考免费下载

  资源简介：veilog实现的状态机乘法器.可以参考

  标签： veilog 状态 乘法器

  上传时间： 2013-12-31

  上传用户：yulg

• 用nRF2401实现的高速无线测量系统.nRF2401是单片射频收发芯片免费下载

  资源简介：用nRF2401实现的高速无线测量系统.nRF2401是单片射频收发芯片，工作于2.4～2.5GHz ISM频段，芯片内置频率合成器、功率放大器、晶体振荡器和调制器等功能模块，输出功率和通信频道可通过程序进行配置。

  标签： 2401 nRF 无线测量 单片射频

  上传时间： 2016-07-20

  上传用户：maizezhen

• 用VHDL写的4*4乘法器免费下载

  资源简介：用VHDL写的4*4乘法器，学习VHDL语言的可以

  标签： VHDL 乘法器

  上传时间： 2014-11-24

  上传用户：JasonC

• 用VC++实现的对并行计算和进化计算中分类问题免费下载

  资源简介：用VC++实现的对并行计算和进化计算中分类问题，读取数据文件的源程序

  标签： VC 并行计算 分类 计算

  上传时间： 2016-12-29

  上传用户：zhangjinzj

• 这是用VHDL实现的8位加法器免费下载

  资源简介：这是用VHDL实现的8位加法器，对新手有点帮助。

  标签： VHDL 8位 加法器

  上传时间： 2014-01-05

  上传用户：1079836864

• VHDL实现的8位乘法器免费下载

  资源简介：VHDL实现的8位乘法器，所有仿真全部通过

  标签： VHDL 8位 乘法器

  上传时间： 2013-12-04

  上传用户：wkchong

• 用VHDL写的一个32位并行乘法器的源代码免费下载

  资源简介：用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用

  标签： VHDL 并行 乘法器 源代码

  上传时间： 2014-01-06

  上传用户：hoperingcong

• 用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容免费下载

  资源简介：用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容

  标签： vhdl 语言 并行 加法器

  上传时间： 2016-10-27

  上传用户：xg262122

• 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方免费下载

  资源简介：新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方

  标签： csa 浮点 乘法器

  上传时间： 2016-12-27

  上传用户：wff

• VHDL：用状态机的方法实现一个8位乘法器免费下载

  资源简介：VHDL：用状态机的方法实现一个8位乘法器

  标签： VHDL 8位 状态 乘法器

  上传时间： 2017-01-25

  上传用户：cccole0605

• 用VerilogHDL的16*16乘法器的设计实现免费下载

  资源简介：用VerilogHDL的16*16乘法器的设计实现，采用的是移位相乘方法

  标签： VerilogHDL 16 乘法器 设计实现

  上传时间： 2017-08-29

  上传用户：haoxiyizhong

• 基于FPGA的RS255，223编解码器的高速并行实现.rar免费下载

  资源简介：随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控...

  标签： FPGA 255 223

  上传时间： 2013-04-24

  上传用户：思琦琦

• 用vhdl实现的除法器免费下载

  资源简介：用vhdl实现的除法器

  标签： vhdl 除法器

  上传时间： 2013-08-28

  上传用户：wd450412225

• 用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功免费下载

  资源简介：用verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功

  标签： verilog Quartus 键盘程序 编译

  上传时间： 2015-05-13

  上传用户：ruan2570406

• 用vhdl语言设计CPU中的一部分：乘法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：450976175

• 用ＯＰＥＮＭＰ编写的　并行实现快速排序的程序！免费下载

  资源简介：用ＯＰＥＮＭＰ编写的　并行实现快速排序的程序！

  标签： 编写 并行 快速排序 程序

  上传时间： 2015-08-14

  上传用户：zhangjinzj

• 可用的4位乘法器免费下载

  资源简介：可用的4位乘法器，用VHDL在FPGA中实现

  标签： 乘法器

  上传时间： 2013-12-27

  上传用户：xhz1993

• 这是一个用verilog实现的除法器代码。免费下载

  资源简介：这是一个用verilog实现的除法器代码。

  标签： verilog 除法器 代码

  上传时间： 2013-12-28

  上传用户：wmwai1314

• 用链表实现的大数阶乘免费下载

  资源简介：用链表实现的大数阶乘，可以计算n万的阶乘，不过3万以上，时间就很长了。

  标签：

  上传时间： 2015-11-20

  上传用户：haohaoxuexi

• 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit免费下载

  资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

  标签： Viterbi FPGA Vit

  上传时间： 2013-11-27

  上传用户：邶刖

• 用VHDL实现的除法器,非常好使,仿真通过了免费下载

  资源简介：用VHDL实现的除法器,非常好使,仿真通过了

  标签： VHDL 除法器 仿真

  上传时间： 2015-11-29

  上传用户：aeiouetla

• 用vhdl实现的除法器免费下载

  资源简介：用vhdl实现的除法器

  标签： vhdl 除法器

  上传时间： 2016-01-03

  上传用户：yyq123456789

• 在数字信号处理中,高速高精度的三角函数发生器有着广泛的应用。传统的方法是采用查表、多项式展开或近似的方法。这些方法在速度、精度、简单性和高效实现方面不能兼顾。对比而言,用CORDIC 实现的三角函数发免费下载

  资源简介：在数字信号处理中,高速高精度的三角函数发生器有着广泛的应用。传统的方法是采用查表、多项式展开或近似的方法。这些方法在速度、精度、简单性和高效实现方面不能兼顾。对比而言,用CORDIC 实现的三角函数发生器能很好地兼顾这些方面,并且极适合于VLSI 实现。...

  标签： CORDIC 三角函数 数字信号处理 发生器

  上传时间： 2013-12-12

  上传用户：asddsd

• 32位并行乘法器的测试文件免费下载

  资源简介：32位并行乘法器的测试文件，已经经过验证，可以直接使用

  标签： 并行 乘法器 测试

  上传时间： 2014-01-10

  上传用户：qilin

• 一个用OpenMP实现的并行Barnes Hut算法。有schedule和chunk size的设置功能。运行环境：vs2005免费下载

  资源简介：一个用OpenMP实现的并行Barnes Hut算法。有schedule和chunk size的设置功能。运行环境：vs2005

  标签： schedule OpenMP Barnes chunk

  上传时间： 2016-04-04

  上传用户：一诺88

• 用VHDL语言实现的高速数据采集中免费下载

  资源简介：用VHDL语言实现的高速数据采集中，计算数据采集速度的程序

  标签： VHDL 语言 高速数据 采集

  上传时间： 2016-04-28

  上传用户：李梦晗

• 好用的浮点乘法器免费下载

  资源简介：好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过

  标签： 浮点 乘法器

  上传时间： 2014-01-03

  上传用户：heart520beat