高达16位加法器的实现

相 关 资 源

• 高达16位加法器的实现免费下载

  资源简介：高达16位加法器的实现，工作环境在ISE，modesim，该例程较为详细！

  标签： 高达 加法器

  上传时间： 2014-06-19

  上传用户：小宝爱考拉

• 16位加法器的流水线计算,verilog代码免费下载

  资源简介：16位加法器的流水线计算,verilog代码，用于FPGA平台。

  标签： verilog 加法器 代码 流水线

  上传时间： 2013-12-18

  上传用户：维子哥哥

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高

  标签： 8位 加法器

  上传时间： 2016-04-25

  上传用户：bcjtao

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，仿真通过，并且包括仿真文件，在quartusii7.1下调试通过

  标签： 8位 加法器

  上传时间： 2016-06-30

  上传用户：xuan‘nian

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 实现四位加法器的VHDL代码免费下载

  资源简介：实现四位加法器的VHDL代码，里面含有全加器的代码

  标签： VHDL 加法器 代码

  上传时间： 2013-12-22

  上传用户：stvnash

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。免费下载

  资源简介：加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。

  标签： 加法器 二进制数 二进制 运算

  上传时间： 2016-12-29

  上传用户：lx9076

• 实现一位加法器的设计免费下载

  资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

  标签： 加法器

  上传时间： 2017-01-02

  上传用户：baiom

• 8位加法器的原代码,主要内容下载看了就知道免费下载

  资源简介：8位加法器的原代码,主要内容下载看了就知道

  标签： 8位 加法器 代码

  上传时间： 2013-12-16

  上传用户：思琦琦

• 16位加法器免费下载

  资源简介：16位加法器，需要的拿去，经仿真试验成功的

  标签： 加法器

  上传时间： 2016-01-30

  上传用户：waizhang

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• VHD设计实例8位加法器的设计分频电路数字秒表的设计免费下载

  资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计

  标签： VHD 8位 设计实例 加法器

  上传时间： 2014-08-10

  上传用户：yyq123456789

• 一个带overflow功能的加法器的实现免费下载

  资源简介：一个带overflow功能的加法器的实现，采用Matlab+Simulink

  标签： overflow 加法器

  上传时间： 2013-12-05

  上传用户：小儒尼尼奥

• 1 8位加法器的设计 2 分频电路 3 数字秒表的设计免费下载

  资源简介：1 8位加法器的设计 2 分频电路 3 数字秒表的设计

  标签： 8位 加法器 分频电路 数字秒表

  上传时间： 2014-01-02

  上传用户：hn891122

• 位加法器的verilog程序与4×4 乘法器的verilog描述！！！免费下载

  资源简介：位加法器的verilog程序与4×4 乘法器的verilog描述！！！

  标签： verilog 加法器 乘法器 程序

  上传时间： 2013-12-21

  上传用户：ruixue198909

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• 一位加法器免费下载

  资源简介：题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用...

  标签： 加法器

  上传时间： 2017-05-09

  上传用户：明天明天明天

• 四位加法器免费下载

  资源简介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型

  标签： 加法器

  上传时间： 2015-09-07

  上传用户：jcljkh

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 实现简单十六位加法器及测试程序 的verilog代码免费下载

  资源简介：实现简单十六位加法器及测试程序 的verilog代码

  标签： verilog 十六位 加法器 代码

  上传时间： 2014-08-11

  上传用户：

• 16位快速加法器verilong实现免费下载

  资源简介：16位快速加法器verilong实现，很值得一看~

  标签： verilong 加法器

  上传时间： 2014-01-01

  上传用户：zhouli

• 用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容免费下载

  资源简介：用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容

  标签： vhdl 语言 并行 加法器

  上传时间： 2016-10-27

  上传用户：xg262122

• 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块免费下载

  资源简介：基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

  标签： Verilog HDL 进位 加法器

  上传时间： 2014-01-07

  上传用户：yyyyyyyyyy

• 这是用VHDL实现的8位加法器免费下载

  资源简介：这是用VHDL实现的8位加法器，对新手有点帮助。

  标签： VHDL 8位 加法器

  上传时间： 2014-01-05

  上传用户：1079836864

• verilog实现16*16位乘法器免费下载

  资源简介：verilog实现16*16位乘法器，带测试文件

  标签： verilog 16 乘法器

  上传时间： 2013-12-18

  上传用户：天诚24