虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 在开发过程中

在开发过程中

  • 资源大小:2 K
  • 上传时间: 2013-12-23
  • 上传用户:tiger452
  • 资源积分:2 下载积分
  • 标      签: 过程

资 源 简 介

在开发过程中,通常要进行时钟可靠性测试,主要有相位的变化 、占空比的变化。本代码实现了时钟相位变化和占空比的变化。

相 关 资 源