伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)
资源简介:伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)。
上传时间: 2016-05-09
上传用户:wxhwjf
资源简介:伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)
上传时间: 2014-12-03
上传用户:小宝爱考拉
资源简介:浮点加法器的vhdl算法设计 浮点加法器的vhdl算法设计
上传时间: 2014-01-13
上传用户:z754970244
资源简介:伪随机m序列产生的vhdl语言程序
上传时间: 2013-12-04
上传用户:lnnn30
资源简介:伪随机码发生器的vhdl实现 随着通信理论的发展,早在20世纪40年代,香农就曾指出,在某些情况下,为了实现最有效的通信,应采用具有白噪声的统计特性的信号。另外,为了实现高可靠的保密通信,也希望利用随机噪声。然而,利用随机噪声最大困难是它难以重复产...
上传时间: 2013-11-30
上传用户:WMC_geophy
资源简介:基于FPGA的任意波形发生器的研究与设计
上传时间: 2014-01-25
上传用户:dudu1210004
资源简介:基于ti c55x序列dsp的jpeg算法中的哈夫解码的实现
上传时间: 2014-12-21
上传用户:小宝爱考拉
资源简介:vhdl源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。
上传时间: 2014-11-21
上传用户:xc216
资源简介:vhdl源代码.设计一个模为4的计数器,并在实验箱上用七段数码管显示结果
上传时间: 2013-12-25
上传用户:zxc23456789
资源简介:硬件出租车记数器完整的vhdl语言设计,可以仿真下载测试
上传时间: 2015-08-24
上传用户:nanshan
资源简介:随机过程中的possion算法在matlab中的实现例程
上传时间: 2014-01-17
上传用户:zhangyigenius
资源简介:随机抽题的生成算法,对于试卷组合很有用处
上传时间: 2013-12-24
上传用户:qq21508895
资源简介:xilinx提供的频率发生器的vhdl源码,可以运行在spartan3的学习开发板上。
上传时间: 2015-11-18
上传用户:klin3139
资源简介:波形发生器的vhdl源代码,6个通道同步
上传时间: 2013-12-30
上传用户:bakdesec
资源简介:里面有很多的vhdl程序设计,希望有适合你们的东西在里面!大家相互学习
上传时间: 2013-12-15
上传用户:BIBI
资源简介:利用动态规划算法解决最长公共子序列问题的改进算法。
上传时间: 2016-02-03
上传用户:
资源简介:基带码发生器的vhdl源码及仿真程序用于通信系统中基带码的产生
上传时间: 2014-11-21
上传用户:hfmm633
资源简介:页面置换算法 设计一个虚拟存储区和内存工作区,编程序演示FIFO、LRU、OPT算法的具体实现过程,并计算访问命中率.
上传时间: 2014-01-14
上传用户:SimonQQ
资源简介:线性相位FIR滤波器(17阶)的vhdl语言设计 功能很强大,很好用
上传时间: 2016-08-10
上传用户:dongbaobao
资源简介:改进的DCT算法设计,veriloghdl实现
上传时间: 2016-09-22
上传用户:tianyi223
资源简介:我上课用的计算机算法设计与分析的电子教案,内容包括了最基本的分治法,贪心法,动态规划法,
上传时间: 2014-01-15
上传用户:xjz632
资源简介:poc的vhdl详细设计 实现握手信号的交互
上传时间: 2017-02-01
上传用户:dianxin61
资源简介:自己做的vhdl课程设计,交通灯:实现主干道倒计时,分别为30,20,5秒,分情况:当主干道有车时,红黄绿交替,当只一个道路上有车时,那个道的交通灯变绿色,利用max+plus2做成,使用flex8000,epf8282alc84_4只用加一个38译码器模块即可,使用别的板子也可以运...
上传时间: 2017-02-03
上传用户:努力努力再努力
资源简介:采用vhdl语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满...
上传时间: 2013-12-25
上传用户:zycidjl
资源简介:集装箱的装载算法设计 实验报告 内附代码
上传时间: 2014-01-11
上传用户:大融融rr
资源简介:一个FIR的vhdl基本设计介绍,优化。代码与图文相互对应,简单易懂
上传时间: 2014-01-24
上传用户:wfl_yy
资源简介:一个可执行的nbc算法设计与实现 有助大家互相探讨学习
上传时间: 2017-04-16
上传用户:zq70996813
资源简介:基于java语言的程序算法设计 功能齐全 设计创新
上传时间: 2017-05-04
上传用户:15071087253
资源简介:实现时间序列建模的marple算法,具体操作程序里有提示
上传时间: 2017-06-03
上传用户:tuilp1a
资源简介:使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码
上传时间: 2013-12-13
上传用户:xz85592677