采用CASE语句设计3-8译码器的示例程序

相 关 资 源

• 采用CASE语句设计3-8译码器的示例程序免费下载

  资源简介：采用CASE语句设计3-8译码器的示例程序

  标签： CASE 译码器 程序

  上传时间： 2013-12-23

  上传用户：Late_Li

• 1、本程序模仿3/8译码器的功能 2、由拨码开关输入免费下载

  资源简介：1、本程序模仿3/8译码器的功能 2、由拨码开关输入，led输出。

  标签： 程序 模 拨码开关 译码器

  上传时间： 2015-09-09

  上传用户：caixiaoxu26

• 这是老师给的3—8译码器的源程序免费下载

  资源简介：这是老师给的3—8译码器的源程序，自己刚才调试过了，真的成功了，哈哈……，有需要就看看吧

  标签： 译码器 源程序

  上传时间： 2014-07-26

  上传用户：星仔

• 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3免费下载

  资源简介：3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门

  标签： Version plus MAX 9.3

  上传时间： 2016-12-14

  上传用户：米卡

• decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能免费下载

  资源简介：decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能

  标签： decoder FPGA CPLD 译码器

  上传时间： 2014-01-07

  上传用户：x4587

• 利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位免费下载

  资源简介：利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位

  标签： CASE 译码器 数据 控制

  上传时间： 2017-01-23

  上传用户：lwwhust

• 3-8译码器学校课程设计上载以大家共享免费下载

  资源简介：3-8译码器学校课程设计上载以大家共享，如有不足请多指教

  标签： 译码器 家

  上传时间： 2013-11-28

  上传用户：csgcd001

• 用VHDL设计的3-8译码器免费下载

  资源简介：用VHDL设计的3-8译码器，精简~！

  标签： VHDL 译码器

  上传时间： 2014-01-27

  上传用户：chens000

• 3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计免费下载

  资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计

  标签： 译码器 数据选择器 交通灯 信号

  上传时间： 2017-08-13

  上传用户：Thuan

• 按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线免费下载

  资源简介：按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线，由另一3-8译码器译出显示器的位扫描线，并采用了编码扫描方式。 为了防止出现重键现象，扫描输出线高位SL3不参加键扫描译码。CPU对8279的监...

  标签： 8279 138 SL0 SL2

  上传时间： 2014-01-25

  上传用户：skfreeman

• 3-8译码器地简单实现免费下载

  资源简介：3-8译码器地简单实现，采用QUARTUSii5.0环境编译

  标签： 译码器

  上传时间： 2016-09-30

  上传用户：rishian

• vhdl的3-8译码器免费下载

  资源简介：vhdl的3-8译码器

  标签： vhdl 译码器

  上传时间： 2014-01-03

  上传用户：llandlu

• 3-8译码器,BCD码转换10进制,计数器免费下载

  资源简介：3-8译码器,BCD码转换10进制,计数器

  标签： BCD 译码器 计数器 转换

  上传时间： 2014-08-12

  上传用户：Andy123456

• 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.免费下载

  资源简介：译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.

  标签： MAXPLUS VHDL 译码器 二进制

  上传时间： 2013-12-23

  上传用户：lepoke

• max-plus2 编写的3-8译码器免费下载

  资源简介：max-plus2 编写的3-8译码器

  标签： max-plus 编写 译码器

  上传时间： 2016-05-17

  上传用户：小眼睛LSL

• 用VERILOG语言实现了常用3-8译码器.免费下载

  资源简介：用VERILOG语言实现了常用3-8译码器.

  标签： VERILOG 语言 译码器

  上传时间： 2014-01-19

  上传用户：xg262122

• 本文件是利用verilog实现的3-8译码器免费下载

  资源简介：本文件是利用verilog实现的3-8译码器

  标签： verilog 译码器

  上传时间： 2013-12-16

  上传用户：ecooo

• 3-8译码器和8-3BCD七段显示译码器免费下载

  资源简介：3-8译码器和8-3BCD七段显示译码器

  标签： BCD 译码器 显示译码器

  上传时间： 2013-12-24

  上传用户：xhz1993

• 3-8译码器74HC138芯片手册免费下载

  资源简介：3-8译码器74HC138芯片手册，有需要的可以参考！

  标签： 译码器 74hc138

  上传时间： 2022-03-31

  上传用户：qdxqdxqdxqdx

• 这是一个rs译码器的verilog程序运行于quatus免费下载

  资源简介：这是一个rs译码器的verilog程序运行于quatus

  标签： verilog quatus 译码器 程序

  上传时间： 2015-05-31

  上传用户：mikesering

• cpld/fpga RS(204,188)译码器的verilog程序免费下载

  资源简介：cpld/fpga RS(204,188)译码器的verilog程序

  标签： verilog cpld fpga 204

  上传时间： 2016-11-05

  上传用户：tyler

• （2，1，9）软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2013-07-23

  上传用户：叶山豪

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-10-17

  上传用户：cc1915

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-12-13

  上传用户：yzhl1988

• 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit免费下载

  资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

  标签： Viterbi FPGA Vit

  上传时间： 2013-11-27

  上传用户：邶刖

• MIMO-GMC系统中Turbo译码器的设计及FPGA实现免费下载

  资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...

  标签： MIMO-GMC Turbo FPGA

  上传时间： 2013-04-24

  上传用户：shanml

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-28

  上传用户：d815185728

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-08

  上传用户：回电话#

• RS编译码器的设计与FPGA实现免费下载

  资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...

  标签： FPGA RS编译码

  上传时间： 2013-06-11

  上传用户：奇奇奔奔

• RS（255，223）译码器的FPGA实现及其性能测试免费下载

  资源简介：　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...

  标签： FPGA 255 223 译码器

  上传时间： 2013-06-29

  上传用户：gokk