DDR_verilog_xilinx 原语

相 关 资 源

• DDR_verilog_xilinx 原语免费下载

  资源简介：DDR_verilog_xilinx 原语

  标签： DDR_verilog_xilinx

  上传时间： 2014-12-07

  上传用户：pompey

• FPGA的LVDS介绍和xilinx原语的使用免费下载

  资源简介：FPGA的LVDS介绍和xilinx原语的使用方法中文说明.rar

  标签： xilinx FPGA LVDS

  上传时间： 2013-08-01

  上传用户：leehom61

• 网络控制器和链路控制器的CPU即是通过读写双端口RAM芯片完成网络层与数据链路层的原语交互。mailbox中写入的是原语的类型免费下载

  资源简介：网络控制器和链路控制器的CPU即是通过读写双端口RAM芯片完成网络层与数据链路层的原语交互。mailbox中写入的是原语的类型，而双端口RAM的其它存储空间则存放各种服务原语的参数。

  标签： mailbox CPU RAM 网络控制器

  上传时间： 2015-04-03

  上传用户：wpwpwlxwlx

• Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型免费下载

  资源简介：Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF

  标签： HDL Verilog 模型

  上传时间： 2013-12-28

  上传用户：Andy123456

• 本次实验的目的在于掌握使用nachos中的线程序解决较为复杂的并发问题。实验内容分三部分：实现事件栅栏原语并进行正确性测试；实现闹钟原语并进行正确性测试；利用事件栅栏和闹钟原语来解决电梯问题（详细内容免费下载

  资源简介：本次实验的目的在于掌握使用nachos中的线程序解决较为复杂的并发问题。实验内容分三部分：实现事件栅栏原语并进行正确性测试；实现闹钟原语并进行正确性测试；利用事件栅栏和闹钟原语来解决电梯问题（详细内容请看nachos-labs.pdf）。

  标签： nachos 实验 分 正

  上传时间： 2014-09-11

  上传用户：yzy6007

• 实现UP、DOWN原语 产生3个进程： 两个进程模拟需要进入临界区的用户进程。 当需要进入临界区时免费下载

  资源简介：实现UP、DOWN原语 产生3个进程： 两个进程模拟需要进入临界区的用户进程。 当需要进入临界区时，显示：“进程x请求进入临界区…”，同时向管理进程提出申请； 申请返回，表示进入了临界区。在临界区中等待一段随机时间，并显示：“进程x正在临界区…”； ...

  标签： DOWN 进程 模拟 用户

  上传时间： 2013-12-30

  上传用户：yangbo69

• (1) 设计五个原语来实现对进程的控制。 (2) 五个原语如下：进程调度、创建原语、撤销原语、堵塞原语、唤醒原语。免费下载

  资源简介：(1) 设计五个原语来实现对进程的控制。 (2) 五个原语如下：进程调度、创建原语、撤销原语、堵塞原语、唤醒原语。

  标签： 进程 控制 调度

  上传时间： 2016-03-22

  上传用户：cuibaigao

• WDM驅動程序設計 一个同步问题的例子 中断请求级 自旋锁 内核同步对象 其它内核同步原语免费下载

  资源简介：WDM驅動程序設計 一个同步问题的例子 中断请求级 自旋锁 内核同步对象 其它内核同步原语

  标签： WDM 内核 驅動 程序

  上传时间： 2014-10-10

  上传用户：frank1234

• 进程间通信14 说明了进程控制原语并且观察了如何调用多个进程。但是这些进程之间交换信息的 唯一方法是经由f o r k或e x e c传送打开文件免费下载

  资源简介：进程间通信14 说明了进程控制原语并且观察了如何调用多个进程。但是这些进程之间交换信息的 唯一方法是经由f o r k或e x e c传送打开文件，或通过文件系统。本章将说明进程之间相互通信的 其他技术—I P C（InterProcess Communication）。

  标签： 进程 进程间通信 控制 传送

  上传时间： 2013-12-03

  上传用户：zhenyushaw

• 赛灵思原语免费下载

  资源简介：原语是 Xilinx 针对其器件特征开发的一系列常用模 块的名字，用户可以将其看成 Xilinx 公司为用户提供的库函数，类似于 C++ 中的“cout”等关键字，是芯片中的基本元件，代表 FPGA 中实际拥有的硬件逻 辑单元

  标签： xilinx原语的使用方法

  上传时间： 2019-06-19

  上传用户：popo

• FPGA的LVDS介绍和xilinx原语的使用方法说明免费下载

  资源简介：FPGA的LVDS介绍和xilinx原语的使用方法中文说明

  标签： fpga lvds

  上传时间： 2022-07-11

  上传用户：

• 论文标题:组播安全机制的研究与设计 作者:于福海 作者专业:计算机技术 导师姓名:原萍 授予学位:硕士 授予单位:东北大学 授予学位时间:20050701 论文页数:1-61 文摘免费下载

  资源简介：论文标题:组播安全机制的研究与设计 作者:于福海 作者专业:计算机技术 导师姓名:原萍 授予学位:硕士 授予单位:东北大学 授予学位时间:20050701 论文页数:1-61 文摘语种:中文文摘 分类号:TP393.08 关键词:组播通信 安全机制 源认证 组密钥管理 ...

  标签： 20050701 论文 61 安全机制

  上传时间： 2015-10-09

  上传用户：龙飞艇

• 板级光互连协议研究与FPGA实现免费下载

  资源简介：随着集成电路频率的提高和多核时代的到来，传统的高速电互连技术面临着越来越严重的瓶颈问题，而高速下的光互连具有电互连无法比拟的优势，成为未来电互连的理想替代者，也成为科学研究的热点问题。目前，由OIF(Optical Intemetworking Forum，光网络论坛)论...

  标签： FPGA 板级 光互连 协议研究

  上传时间： 2013-06-28

  上传用户：guh000

• Verilog_HDL的基本语法详解（夏宇闻版）免费下载

  资源简介：        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功...

  标签： Verilog_HDL

  上传时间： 2013-11-23

  上传用户：青春给了作业95

• Xilinx FPGA全局时钟资源的使用方法免费下载

  资源简介：目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时...

  标签： Xilinx FPGA 全局时钟资源

  上传时间： 2014-01-01

  上传用户：maqianfeng

• Verilog_HDL的基本语法详解（夏宇闻版）免费下载

  资源简介：        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功...

  标签： Verilog_HDL

  上传时间： 2014-12-04

  上传用户：cppersonal

• Xilinx FPGA全局时钟资源的使用方法免费下载

  资源简介：目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时...

  标签： Xilinx FPGA 全局时钟资源

  上传时间： 2013-11-20

  上传用户：563686540

• 处理器系统的进程调度编写程序完成单处理机系统中的进程调度免费下载

  资源简介：处理器系统的进程调度编写程序完成单处理机系统中的进程调度，要求采用时间片轮转调度算法。实验具体包括：首先确定进程控制块的内容，进程控制块的组成方式；然后完成进程创建原语和进程调度原语；最后编写主函数对所作工作进程测试。

  标签： 进程 调度 处理器系统 编写

  上传时间： 2013-12-17

  上传用户：hj_18

• 移植到MCS51的uCOS_II。 1。在文件OS_CORE.C中OSMapTbl和OSUnMapTbl数组用于查表免费下载

  资源简介：移植到MCS51的uCOS_II。 1。在文件OS_CORE.C中OSMapTbl和OSUnMapTbl数组用于查表，所以应该放在code里。 增加code关键字。UCOS_II.H和OS_CORE.C。 2。OS_CFG.H堆栈大小MaxStkSize改为900。 3。OS_CPU_C.C的InitTimer0函数增加了关于开T0中断的解释...

  标签： OSUnMapTbl OSMapTbl uCOS_II OS_CORE

  上传时间： 2014-01-14

  上传用户：daoxiang126

• xilinx BlockRAM 级联免费下载

  资源简介：xilinx BlockRAM 级联，利用Xilinx原语（非IP Core），更大灵活性

  标签： BlockRAM xilinx 级联

  上传时间： 2013-12-17

  上传用户：zxc23456789

• verilog的简要教程 基本逻辑门免费下载

  资源简介：verilog的简要教程 基本逻辑门，例如a n d、o r和n a n d等都内置在语言中。 &#8226 用户定义原语（ U D P）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以 是时序逻辑原语。 &#8226 开关级基本结构模型，例如p m o s 和n m o s等也被内置...

  标签： verilog 教程 逻辑门

  上传时间： 2017-05-05

  上传用户：1583060504

• TI 的协议栈说明和安装免费下载

  资源简介：TI 的协议栈说明和安装，里面有各个层的说明，各个层的原语说明

  标签： TI 协议栈

  上传时间： 2017-05-19

  上传用户：cursor

• virtex-6RAM技术资料免费下载

  资源简介：包括xilinx virtex6开发板的原语介绍，端口说明，使用方法等，利于开发设计

  标签： virtex6_hdl RAM

  上传时间： 2016-09-20

  上传用户：ljcg100

• 特权《Verilog边码边学》视频教程全集免费下载

  资源简介：电工实用线路300例

  标签： 300 电工 实用线路

  上传时间： 2013-04-15

  上传用户：eeworm

• PHP 4完全中文手册 本手册是台湾彭武兴先生所著的 <<PHP BIBLE>> 一书的简体中文版。笔者只是对该书进行了繁简转换,并将原书中的台湾术语改为通俗的术 语,及纠免费下载

  资源简介：PHP 4完全中文手册 本手册是台湾彭武兴先生所著的 <<PHP BIBLE>> 一书的简体中文版。笔者只是对该书进行了繁简转换,并将原书中的台湾术语改为通俗的术 语,及纠正了由此带来的一些语意错误，仅供个人参考使用。未经彭武兴先生书面授权请勿用于商业目的。

  标签： PHP BIBLE lt gt

  上传时间： 2014-01-14

  上传用户：王者A

• PHP 4完全中文手册.chm 本手册是台湾彭武兴先生所著的 <<PHP BIBLE>> 一书的简体中文版。笔者只是对该书进行了繁简转换,并将原书中的台湾术语改为通俗的术 语免费下载

  资源简介：PHP 4完全中文手册.chm 本手册是台湾彭武兴先生所著的 <<PHP BIBLE>> 一书的简体中文版。笔者只是对该书进行了繁简转换,并将原书中的台湾术语改为通俗的术 语,及纠正了由此带来的一些语意错误，仅供个人参考使

  标签： PHP BIBLE lt gt

  上传时间： 2014-01-02

  上传用户：zhliu007

• 第 一 节 ispDesignEXPERT 简 介 第 二 节 ispDesignEXPERT System 的 原 理 图 输 入 第 三 节 设 计 的 编 译 与 仿 真 第 四 节免费下载

  资源简介：第 一 节 ispDesignEXPERT 简 介 第 二 节 ispDesignEXPERT System 的 原 理 图 输 入 第 三 节 设 计 的 编 译 与 仿 真 第 四 节 ABEL 语 言 和 原 理 图 混 合 输 入 第 五 节 ispDesignEXPERT System 中 VHDL 和Verilog 语 言 的 设 计 方 法 ...

  标签： ispDesignEXPERT System

  上传时间： 2015-06-22

  上传用户：lmeeworm

• 　?　本书第一章的部分内容 第 一 章 Java语 言 的 产 生 及 其 特 点 1.1 Java产 生 的 历 史 与 现 状 1.1.1 Java产 生 的 历 史 　　免费下载

  资源简介：　?　本书第一章的部分内容 第 一 章 Java语 言 的 产 生 及 其 特 点 1.1 Java产 生 的 历 史 与 现 状 1.1.1 Java产 生 的 历 史 　　Java来 自 于Sun公 司 的 一 个 叫Green的 项 目， 其 原 先 的 目 的 是 为 家 用 消 费 电 子 产 品 开 发...

  标签： Java 1.1 分

  上传时间： 2015-06-22

  上传用户：songyue1991

• 目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节A免费下载

  资源简介：目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节ABEL 语 言 和 原 理 图 混 合 输 入 第 五 节ispDesignEXPERT System 中 VHDL 和Verilog 语 言 的 设 计 方 法 第 ...

  标签： ispDesignEXPERT System

  上传时间： 2015-12-03

  上传用户：zuozuo1215

• 单片机原厂资料 无线电配刊光盘2003年第3期 pdf版免费下载

  资源简介：单片机原厂资料 无线电配刊光盘2003年第3期 pdf版

  标签： 2003 单片机 光盘

  上传时间： 2013-07-15

  上传用户：eeworm