虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证

一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证

  • 资源大小:3 K
  • 上传时间: 2014-02-28
  • 上传用户:leeixndong
  • 资源积分:2 下载积分
  • 标      签: FIFO VHDL 源码 模块

资 源 简 介

一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证

相 关 资 源