一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证
资源简介:一个用VHDL源码编写的先进先出(FIFO)缓冲器模块.可以进行FIFO的仿真验证
上传时间: 2014-02-28
上传用户:lunshaomo
资源简介:另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.
上传时间: 2017-02-05
上传用户:xlcky
资源简介:用java线程演示的先进先出算法的程序
上传时间: 2015-01-08
上传用户:wl9454
资源简介:fcfs,这是一个操作系统进程调度的先进先出调度算法
上传时间: 2013-12-26
上传用户:lmeeworm
资源简介:可以收发SMS的VB源码.需要支持COM口的GSM模块.可以进行收发的管理.
上传时间: 2013-12-16
上传用户:zsjzc
资源简介:LCD屏幕测试程序的源码。使用VB制作。运行后就可以进行屏幕测试了 看是否有亮点
上传时间: 2013-12-21
上传用户:小宝爱考拉
资源简介:BP的训练方法.删除init_wj_hid_output与init_wj_input_hid可以进行新的学习!不然只是按老方式学习!这是一个最简单的BP算法异或问题!没有阈值,学习速度不可改变!下次会改进!如果同或只需改变输入的方式就可以!
上传时间: 2015-09-20
上传用户:1966640071
资源简介:双字节多位先进先出均值计算子程序,刚刚调试通过的,可以扩充块大小的.
上传时间: 2014-01-04
上传用户:cylnpy
资源简介:操作系统中内存页面的先进先出的替换算法FIFO
上传时间: 2014-09-09
上传用户:kristycreasy
资源简介:FIFO.v verilog实现的先进先出存储器
上传时间: 2016-08-25
上传用户:GHF
资源简介:操作系统调度方法中的先进先出页面置换算法
上传时间: 2016-12-27
上传用户:skfreeman
资源简介:16*16位的先进先出队列FIFO程序,可作参考
上传时间: 2013-12-22
上传用户:kikye
资源简介:10以内数的四则运算表达式求值。利用堆栈的后进先出实现当运算符优先级较低的时候对操作数和运算符的出栈进行运算。
上传时间: 2017-02-03
上传用户:yph853211
资源简介:该源码是一个用c++编写的经典的遗传算法,我至少看了不少于5遍,大家可以
上传时间: 2016-02-26
上传用户:wangyi39
资源简介:一个用C和汇编写的Dos操作系统的源码,请大家研究研究。
上传时间: 2013-12-22
上传用户:ouyangtongze
资源简介:一个简单的cpu的VHDL源码描述,希望对大家有点用呀
上传时间: 2016-12-08
上传用户:ecooo
资源简介:这是一个CS结构的分布式运算的源码,编写精巧,便于学习.
上传时间: 2015-01-26
上传用户:LouieWu
资源简介:这是一个基于CS结构的小游戏的源码,编写精巧,便于学习.
上传时间: 2013-12-13
上传用户:koulian
资源简介:这是一个实现CS多线程的程序的源码,编写精巧,便于学习.
上传时间: 2013-12-21
上传用户:q123321
资源简介:这是一个简单的代理服务器的实现的源码,编写精巧,便于学习.
上传时间: 2015-01-26
上传用户:钓鳌牧马
资源简介:这是一个应用CS数据库的源码,编写精巧,便于学习.
上传时间: 2014-01-27
上传用户:tb_6877751
资源简介:这是一个实现客户端程序的源码,编写精巧,便于学习.
上传时间: 2013-12-23
上传用户:xfbs821
资源简介:无线耳机通讯用CPLD的VHDL源码
上传时间: 2015-03-01
上传用户:gxf2016
资源简介:是一个用VHDL语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。
上传时间: 2015-04-04
上传用户:xiaohuanhuan
资源简介:这是一个自动售货机的VHDL源码,曾经是eda比赛的题目,供大家参考。
上传时间: 2015-05-18
上传用户:skhlm
资源简介:linux下自动mount各种即插即用设备的一个小程序源码 文件包含内容: /vold.h /vold.c /split.h /split.c /disktype-6/disktype.c /disktype-6/unix.c /disktype-6/main.c /disktype-6/linux.c /disktype-6/dos.c
上传时间: 2015-06-02
上传用户:myworkpost
资源简介:数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用VHDL写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
上传时间: 2015-06-09
上传用户:cazjing
资源简介:一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码
上传时间: 2014-01-24
上传用户:宋桃子
资源简介:给出一个用visual c++的串口通讯的一个实例程序源码
上传时间: 2015-06-22
上传用户:alan-ee
资源简介:用java实现的一个应用程序,源码非常完整,可以直接运行
上传时间: 2014-01-02
上传用户:lacsx