虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 本设计是一个八位被除数除以四位除数

本设计是一个八位被除数除以四位除数

  • 资源大小：475 K
  • 上传时间： 2017-02-03
  • 上传用户：scorpioll
  • 资源积分：2 下载积分
  • 标      签：

资 源 简 介

本设计是一个八位被除数除以四位除数，得到不超过四位的商的整数除法器。被除数、除数、商和余数都是无符号整数。

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1