虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器

实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器

  • 资源大小：4 K
  • 上传时间： 2013-12-18
  • 上传用户：a415834839
  • 资源积分：2 下载积分
  • 标      签： 实验 加法 异步复位 并行

资 源 简 介

实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1