vhdl编程 实现移位寄存器 左移动和右移动
资源简介:vhdl编程 实现移位寄存器 左移动和右移动
上传时间: 2017-01-21
上传用户:sxdtlqqjl
资源简介:vhdl编程 实现移位寄存器。左移和右移
上传时间: 2017-01-21
上传用户:GavinNeko
资源简介:vhdl编程 实现移位寄存器。左移和右移
上传时间: 2017-01-21
上传用户:aig85
资源简介:用vhdl编的移位寄存器,具有置位,清零,装载,方向功能.~
上传时间: 2013-12-26
上传用户:小鹏
资源简介:由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
上传时间: 2013-12-24
上传用户:bjgaofei
资源简介:用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II,QUARTUS-
上传时间: 2015-04-03
上传用户:wab1981
资源简介:一种基于移位寄存器的CAM的vhdl实现,提供下载.
上传时间: 2017-02-11
上传用户:ukuk
资源简介:用Verilog实现的移位寄存器,可以实现左移、右移等功能
上传时间: 2014-01-23
上传用户:520
资源简介:电子拔河游戏的实现, 二极管,移位寄存器和计数器的实现
上传时间: 2014-12-01
上传用户:yzy6007
资源简介:条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
上传时间: 2015-05-12
上传用户:hopy
资源简介:SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现,共占用5个Slice。用来生成gold码。
上传时间: 2015-06-16
上传用户:水中浮云
资源简介:两个移位寄存器74HC595与74HC165编程
上传时间: 2013-11-26
上传用户:yxgi5
资源简介:该程序用于实现密码学中的线性反馈移位寄存器的模拟,本程序以5级为例,并可以判断输出数列的周期
上传时间: 2014-01-23
上传用户:daoxiang126
资源简介:流密码算法的实现,通过用线性移位寄存器设计密钥流产生器,然后用该密钥对美国《独立宣言》这段英文进行加密
上传时间: 2013-12-28
上传用户:ikemada
资源简介:移位寄存器,异步清零,异步置数,左移右移可控,具有循环移位功能
上传时间: 2016-02-26
上传用户:zhangzhenyu
资源简介:CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
上传时间: 2014-11-24
上传用户:朗朗乾坤
资源简介:用移位寄存器产生M序列的MATLAB软件实现
上传时间: 2016-04-22
上传用户:qiaoyue
资源简介:vhdl的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
上传时间: 2013-12-13
上传用户:lizhen9880
资源简介:实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值,cycle为PN序列的周期,其值为2^SFlog2。initial_state为移位寄存器的初始状态,generator_polynomial_coefficient为生成PN序列所需的本原多项式,对应于移位寄存...
上传时间: 2016-08-12
上传用户:zukfu
资源简介:电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机
上传时间: 2016-09-06
上传用户:zwei41
资源简介:m序列生成程序matlab实现此函数用来生成最大长度线性移位寄存器序列
上传时间: 2013-12-14
上传用户:yt1993410
资源简介:双向移位寄存器的vhdl源程序,自己做实验编写的可以用 谢谢大家
上传时间: 2014-01-21
上传用户:zhuyibin
资源简介:8位双向移位寄存器: 实现串行数据与并行数据的转换,移位寄存数据功能的
上传时间: 2016-12-23
上传用户:fxf126@126.com
资源简介:移位寄存器和9人表决器电路的vhdl设计方案
上传时间: 2014-01-10
上传用户:wangzhen1990
资源简介:带有同步预置的加载左右移位寄存器vhdl源代码
上传时间: 2013-12-09
上传用户:xsnjzljj
资源简介:线性反馈移位寄存器的matlab实现,可以任意设置抽头(抽头数小于等于3)
上传时间: 2014-12-06
上传用户:redmoons
资源简介:并入串出移位寄存器和8路并行输出串行移位寄存器的vhdl代码,经Quartus II 5.1验证可用
上传时间: 2013-12-26
上传用户:D&L37
资源简介:非常实用的基于vhdl的移位寄存器实验,适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
上传时间: 2022-05-10
上传用户:
资源简介:16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口
上传时间: 2013-04-24
上传用户:diamondsGQ
资源简介:线性移位寄存器是流密码的重要组成部分,该程序就是实现该方法。
上传时间: 2013-12-12
上传用户:cjl42111