虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器

这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器

  • 资源大小：120 K
  • 上传时间： 2017-01-19
  • 上传用户：qingriwanxia
  • 资源积分：2 下载积分
  • 标      签： ISP 编程实验 独立 全加器

资 源 简 介

这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1