虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 基于Verilog的除法器设计

基于Verilog的除法器设计

  • 资源大小：2 K
  • 上传时间： 2014-12-01
  • 上传用户：aoneko2009
  • 资源积分：2 下载积分
  • 标      签： Verilog 除法器

资 源 简 介

基于Verilog的除法器设计，可以直接在Q2里面运行哦~

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1