verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y
资源简介:verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y
上传时间: 2014-01-04
上传用户:wxhwjf
资源简介:verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder
上传时间: 2014-11-27
上传用户:三人用菜
资源简介:verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0
上传时间: 2014-12-06
上传用户:ls530720646
资源简介:verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位
上传时间: 2017-01-07
上传用户:yyq123456789
资源简介:Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL cycle/bit accurate model * Synthesizable VHDL model
上传时间: 2015-07-10
上传用户:清风冷雨
资源简介:verilog code which receive from uart RX and then output to lcd text display.
上传时间: 2016-03-07
上传用户:songrui
资源简介:arm 7 verilog code used setup soc
上传时间: 2016-12-17
上传用户:qilin
资源简介:This source code in Delphi 7.0. Have function to decoding and encoding PDU format to ASCII and from ASCII to PDU. You can modify it or change it for meet your requirement.
上传时间: 2013-12-25
上传用户:xzt
资源简介:Fir verilog code implemented to find out the output of fir filter
上传时间: 2017-08-06
上传用户:zhliu007
资源简介:EXAMPLE SOURCE CODE FOR IMPLIB FILTER This filter accepts input through the standard input stream, convertsit and outputs it to the standard output am. The streams are linkedthrough pipes, such that the input stream is the output from th...
上传时间: 2014-11-18
上传用户:siguazgb
资源简介:EXAMPLE SOURCE CODE FOR TASM FILTER his filter accepts input through the standard input stream, converts it and outputs it to the standard output stream. The streams are linked through pipes, such that the input stream is the output from ...
上传时间: 2014-01-13
上传用户:小码农lz
资源简介:完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
上传时间: 2014-01-20
上传用户:waizhang
资源简介:FIR FILTER verilog code
上传时间: 2013-12-17
上传用户:kristycreasy
资源简介:4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.
上传时间: 2014-01-12
上传用户:水中浮云
资源简介:知识要点:比较指令的学习与cy位 开始初始化为ff. 大于fe,那么显示1. 如果用导线把p1.1,\...p1.7 短路到地,p1 将小于fe, 显示0 ,如果把p1.0 短路到地p1=fe 则继续检测无显示. 该程序示例了比较指令. 同时有助于理解数的概念
上传时间: 2013-12-13
上传用户:1583060504
资源简介:complete source code for teechart 7
上传时间: 2014-08-11
上传用户:1051290259
资源简介:JTAG design verilog code.
上传时间: 2014-07-30
上传用户:wys0120
资源简介:為一個可處理多項式乘法的verilog code
上传时间: 2015-12-17
上传用户:wang5829
资源简介:opb_wb verilog code itis very good
上传时间: 2014-01-13
上传用户:x4587
资源简介:Read-only memory,verilog code
上传时间: 2013-12-18
上传用户:caixiaoxu26
资源简介:verilog code .descrip the risc cpu.download from opencores.org
上传时间: 2016-02-20
上传用户:frank1234
资源简介:I2C controller verilog code for altera fpga platform.
上传时间: 2016-03-07
上传用户:GHF
资源简介:DAC converter design with verilog code and testbench
上传时间: 2014-01-23
上传用户:yyyyyyyyyy
资源简介:這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸
上传时间: 2014-08-09
上传用户:xc216
资源简介:基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變
上传时间: 2014-01-14
上传用户:banyou
资源简介:8x8DCT verilog code 一次輸入8個點
上传时间: 2016-08-05
上传用户:风之骄子
资源简介:8x8 iDCT verilog code 一次輸入八個點
上传时间: 2016-08-05
上传用户:hakim
资源简介:to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image
上传时间: 2014-06-13
上传用户:bruce5996
资源简介:30路遥控开关,按0-30个键分别点亮p0.0-p3.5的灯,32键全灭 可以用此外接驱动后控制30路开关! 遥控器端口p3.7
上传时间: 2014-01-22
上传用户:lepoke
资源简介:开发环境:== EasyPHP 1.7 == Microsoft window 2000 == IE 6.0 == apache 1.3.27 == php 4.3.3
上传时间: 2013-11-25
上传用户:zhenyushaw