Verilog hdl语言的常用除法器设计

相 关 资 源

• Verilog hdl语言的常用除法器设计免费下载

  资源简介：Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 除法器

  上传时间： 2013-12-17

  上传用户：Zxcvbnm

• 精通Verilog hdl语言编程源码之4--常用除法器设计免费下载

  资源简介：精通Verilog hdl语言编程源码之4--常用除法器设计

  标签： Verilog hdl 语言编程 源码

  上传时间： 2013-12-24

  上传用户：hanli8870

• 基于Verilog-hdl语言的时钟设计免费下载

  资源简介：基于Verilog-hdl语言的时钟设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！

  标签： Verilog hdl

  上传时间： 2021-12-20

  上传用户：

• 这是华为使用的内部培训教程！ 本文主要介绍了Verilog hdl 语言的一些基本知识免费下载

  资源简介：这是华为使用的内部培训教程！ 本文主要介绍了Verilog hdl 语言的一些基本知识，目的是使初学者能够迅速掌 hdl 设计方法，初步了解并掌握Verilog hdl语言的基本要素，能够读懂简单的设计代码并 够进行一些简单设计的Verilog hdl建模。

  标签： Verilog hdl 华为 培训教程

  上传时间： 2016-05-20

  上传用户：it男一枚

• 基于Verilog hdl语言的FPGA源程序免费下载

  资源简介：本原码是基于Verilog hdl语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： Verilog FPGA hdl 语言

  上传时间： 2013-09-01

  上传用户：1417818867

• hdl 编码风格与编码指导,介绍了详细的vhdl和Verilog hdl语言的编程风格免费下载

  资源简介：hdl 编码风格与编码指导,介绍了详细的vhdl和Verilog hdl语言的编程风格

  标签： Verilog vhdl hdl hdl

  上传时间： 2014-01-05

  上传用户：古谷仁美

• 本原码是基于Verilog hdl语言的FPGA原程序免费下载

  资源简介：本原码是基于Verilog hdl语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

  标签： Verilog FPGA hdl 语言

  上传时间： 2015-08-04

  上传用户：15071087253

• Verilog hdl语言的PPT教程。包括简介、逻辑概念、语法和示例。免费下载

  资源简介：Verilog hdl语言的PPT教程。包括简介、逻辑概念、语法和示例。

  标签： Verilog hdl 语言

  上传时间： 2013-12-08

  上传用户：liglechongchong

• 小例子,关于Verilog hdl语言的一些小练习,可供参考.免费下载

  资源简介：小例子,关于Verilog hdl语言的一些小练习,可供参考.

  标签： Verilog hdl 语言

  上传时间： 2016-04-18

  上传用户：youlongjian0

• 小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.免费下载

  资源简介：小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.

  标签： Verilog hdl 语言 初学者

  上传时间： 2016-04-18

  上传用户：英雄

• 小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.免费下载

  资源简介：小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.

  标签： Verilog hdl 语言 初学者

  上传时间： 2013-12-05

  上传用户：xymbian

• 小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.免费下载

  资源简介：小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.

  标签： Verilog hdl 语言 初学者

  上传时间： 2013-12-22

  上传用户：2525775

• 小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.免费下载

  资源简介：小例子,关于Verilog hdl语言的一些小练习,可供初学者进行参考.

  标签： Verilog hdl 语言 初学者

  上传时间： 2016-04-18

  上传用户：yepeng139

• 此代码用于实现基2的SRT除法器设计免费下载

  资源简介：此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。

  标签： SRT 代码 除法器

  上传时间： 2013-12-10

  上传用户：playboys0

• 《Verilog hdl 语言编程》 异步FIFO设计（基于Verilog)免费下载

  资源简介：《Verilog hdl 语言编程》 异步FIFO设计（基于Verilog)

  标签： Verilog FIFO hdl 语言编程

  上传时间： 2016-08-30

  上传用户：561596

• 这是一个Verilog hdl 语言的例子免费下载

  资源简介：这是一个Verilog hdl 语言的例子，在CPLD器件EPM240上实现了 RS232协议、按键处理、LED数码管显示和每秒加1数码显示。使用quartus ii 7.0 以上打开.

  标签： Verilog hdl 语言

  上传时间： 2017-03-06

  上传用户：lizhen9880

• vhdl语言 和Verilog hdl语言的测试程序编写免费下载

  资源简介：vhdl语言 和Verilog hdl语言的测试程序编写

  标签： Verilog vhdl hdl 语言

  上传时间： 2014-01-21

  上传用户：270189020

• 本文介绍Verilog hdl语言的发展历史和它的主要能力。并对各种使用进行详细讲解。免费下载

  资源简介：本文介绍Verilog hdl语言的发展历史和它的主要能力。并对各种使用进行详细讲解。

  标签： Verilog hdl 语言 发展

  上传时间： 2017-04-04

  上传用户：s363994250

• 基于Verilog hdl语言的FPGA设计免费下载

  资源简介：采用 Verilog hdl 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog

  标签： Verilog FPGA hdl 语言

  上传时间： 2013-07-06

  上传用户：也一样请求

• 设计与验证Verilog hdl（吴继华）免费下载

  资源简介：　　设计与验证Verilog hdl【作者：王诚、吴继华；出版社：人民邮电出版社】 　　本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog hdl语言的基本概念、设计流程、语法及建模方式等。

  标签： Verilog hdl

  上传时间： 2013-11-19

  上传用户：bjgaofei

• 用一位全加器组成四位全加器. 所用语言是Verilog hdl. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog hdl. 主要用在加法器的设计中。

  标签： Verilog hdl 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 精通Verilog hdl语言编程源码之1--常用加法器设计免费下载

  资源简介：精通Verilog hdl语言编程源码之1--常用加法器设计

  标签： Verilog hdl 语言编程 源码

  上传时间： 2014-12-03

  上传用户：hopy

• 精通Verilog hdl语言编程源码之2--常用乘法器设计免费下载

  资源简介：精通Verilog hdl语言编程源码之2--常用乘法器设计

  标签： Verilog hdl 语言编程 源码

  上传时间： 2014-11-28

  上传用户：赵云兴

• Verilog hdl语言 常用乘法器设计免费下载

  资源简介：Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 乘法器设计

  上传时间： 2017-01-02

  上传用户：lunshaomo

• Verilog hdl语言 常用加法器设计免费下载

  资源简介：Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 加法器

  上传时间： 2013-12-24

  上传用户：lizhizheng88

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog hdl语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog hdl语言描述.

  标签： Verilog hdl 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 本文件提供了用Verilog hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用Verilog hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： Verilog 加法器 hdl 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 用Verilog hdl代码编写的快速除法器免费下载

  资源简介：用Verilog hdl代码编写的快速除法器，比较有用

  标签： Verilog hdl 代码 编写

  上传时间： 2013-12-21

  上传用户：xfbs821

• <Verilog hdl 语言编程》 RS(204,188)译码器的设计免费下载

  资源简介：<Verilog hdl 语言编程》 RS(204,188)译码器的设计

  标签： Verilog hdl 204 188

  上传时间： 2013-11-30

  上传用户：lizhen9880

• 这是我用Verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用Verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： Verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202