虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 实现一位加法器的设计

实现一位加法器的设计

  • 资源大小：40 K
  • 上传时间： 2017-01-02
  • 上传用户：scorpioll
  • 资源积分：2 下载积分
  • 标      签： 加法器

资 源 简 介

实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1