实现一位加法器的设计

相 关 资 源

• 实现一位加法器的设计免费下载

  资源简介：实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和

  标签： 加法器

  上传时间： 2017-01-02

  上传用户：baiom

• 一位加法器免费下载

  资源简介：题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用...

  标签： 加法器

  上传时间： 2017-05-09

  上传用户：明天明天明天

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• 实现四位加法器的VHDL代码免费下载

  资源简介：实现四位加法器的VHDL代码，里面含有全加器的代码

  标签： VHDL 加法器 代码

  上传时间： 2013-12-22

  上传用户：stvnash

• VHD设计实例8位加法器的设计分频电路数字秒表的设计免费下载

  资源简介：VHD设计实例8位加法器的设计分频电路数字秒表的设计

  标签： VHD 8位 设计实例 加法器

  上传时间： 2014-08-10

  上传用户：yyq123456789

• 1 8位加法器的设计 2 分频电路 3 数字秒表的设计免费下载

  资源简介：1 8位加法器的设计 2 分频电路 3 数字秒表的设计

  标签： 8位 加法器 分频电路 数字秒表

  上传时间： 2014-01-02

  上传用户：hn891122

• Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方免费下载

  资源简介：Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序

  标签： Adder Ripple ripple Carry

  上传时间： 2015-05-13

  上传用户：我们的船长

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• 基于选择进位32位加法器的硬件电路实现免费下载

  资源简介：为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为...

  标签： 进位 加法器 硬件 电路实现

  上传时间： 2013-12-19

  上传用户：jshailingzzh

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高

  标签： 8位 加法器

  上传时间： 2016-04-25

  上传用户：bcjtao

• 8位加法器的实现免费下载

  资源简介：8位加法器的实现，仿真通过，并且包括仿真文件，在quartusii7.1下调试通过

  标签： 8位 加法器

  上传时间： 2016-06-30

  上传用户：xuan‘nian

• ALU加法器的设计免费下载

  资源简介：ALU加法器的设计，实现带进位的加法运算！

  标签： ALU 加法器

  上传时间： 2014-07-20

  上传用户：ruixue198909

• 高达16位加法器的实现免费下载

  资源简介：高达16位加法器的实现，工作环境在ISE，modesim，该例程较为详细！

  标签： 高达 加法器

  上传时间： 2014-06-19

  上传用户：小宝爱考拉

• 8位加法器的原代码,主要内容下载看了就知道免费下载

  资源简介：8位加法器的原代码,主要内容下载看了就知道

  标签： 8位 加法器 代码

  上传时间： 2013-12-16

  上传用户：思琦琦

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 用vhdl语言设计CPU中的一部分：加法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：xiaohuanhuan

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 16位加法器的流水线计算,verilog代码免费下载

  资源简介：16位加法器的流水线计算,verilog代码，用于FPGA平台。

  标签： verilog 加法器 代码 流水线

  上传时间： 2013-12-18

  上传用户：维子哥哥

• 四位加法器免费下载

  资源简介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的设计原型

  标签： 加法器

  上传时间： 2015-09-07

  上传用户：jcljkh

• 应用vhdl语言进行加法器的设计免费下载

  资源简介：应用vhdl语言进行加法器的设计，比较器的设计，随着vhdl语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。

  标签： vhdl 语言 加法器

  上传时间： 2015-11-11

  上传用户：gut1234567

• 用ＶＨＤＬ语言实现８位十进制计数器的设计免费下载

  资源简介：用ＶＨＤＬ语言实现８位十进制计数器的设计，计数结果用实验板上8个数码管显示

  标签： 语言 十进制计数器

  上传时间： 2016-05-27

  上传用户：ccclll

• 实现一位BCD码的加法免费下载

  资源简介：实现一位BCD码的加法，并且带有进位。还可以利用逻辑电路实现此功能。

  标签： BCD 加法

  上传时间： 2017-08-08

  上传用户：qq1604324866

• 位加法器的verilog程序与4×4 乘法器的verilog描述！！！免费下载

  资源简介：位加法器的verilog程序与4×4 乘法器的verilog描述！！！

  标签： verilog 加法器 乘法器 程序

  上传时间： 2013-12-21

  上传用户：ruixue198909

• FPU加法器的设计与实现免费下载

  资源简介：浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有...

  标签： FPU 加法器

  上传时间： 2014-01-19

  上传用户：xauthu

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 简单的用单片机编写的程序实现一位的数的加减乘除免费下载

  资源简介：简单的用单片机编写的程序实现一位的数的加减乘除

  标签： 用单片机 减 编写 程序

  上传时间： 2014-12-06

  上传用户：stewart·

• 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.免费下载

  资源简介：由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.

  标签： 寄存器 补码 全加器 单脉冲

  上传时间： 2013-12-24

  上传用户：bjgaofei

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee