moore状态机~~~ 用vhdl语言实现

资 源 简 介

moore状态机~~~ 用vhdl语言实现

您 可 能 感 兴 趣 的

• Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.
• 基于cpld的pwm控制设计采用vhdl.verilog语言设计
• VHDL硬件语言编写的曼彻斯特码的解码程序
• Verilog&Vhdl混语言对SDRAM的控制源代码
• system c 是在C环境下的硬件描述语言,比VHDL 等语言具有更强的抽象能力,内有system C的开发支持库和一些VC下的开发例程
• SPI协议的VHDL/Verilog语言实现。
• VHDL状态机学习笔记,对初学者有很重要的帮助意义
• cpld状态及设计。 很好的文章。 要设计vhdl状态机的话
• Verilog and VHDL状态机设计
• 用vhdl硬件语言设计的16位cpu