RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
资源简介:RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
上传时间: 2016-12-28
上传用户:我们的船长
资源简介:本文以VB 为主体开发语言,实现了参数化设计凸轮和凸轮轮廓设计过程的动画仿真,既提高了凸轮设计效率,又益于计算机辅助教学。
上传时间: 2013-06-13
上传用户:www240697738
资源简介:很好的齿轮cad参数化设计程序,能够进行直齿轮和斜齿轮的参数化设计和cad绘图输出
上传时间: 2016-03-06
上传用户:sz_hjbf
资源简介:基于vb.net的齿轮三维参数化造型设计包括齿轮结构参数化设计和结构三维造型设计
上传时间: 2013-12-22
上传用户:时代电子小智
资源简介:ObjectARX 2004开发的气阀参数化设计,
上传时间: 2017-08-22
上传用户:lixinxiang
资源简介:基于UG的压块参数化设计,UG二次开发的使用
上传时间: 2013-12-30
上传用户:GHF
资源简介:双馈电机simlink仿真 可以直接使用 效果不错参数可以自己设定
上传时间: 2016-06-27
上传用户:GHF
资源简介:(2,1,3)卷积码搭建了简单的系统来进行纠错展示,可以实现从编码,加入错误,译码,输入输出码字对比等基本功能,另外加入了交互模块,用户可以自己设定错误比特的数目和位置,使纠错功能显而易见.
上传时间: 2013-12-20
上传用户:13517191407
资源简介:turbo码搭建了简单的系统来进行纠错展示,可以实现从编码,加入错误,译码,输入输出码字对比等基本功能,另外加入了交互模块,用户可以自己设定错误比特的数目和位置,使纠错功能显而易见.
上传时间: 2014-01-11
上传用户:stewart·
资源简介:自己遍的牛顿迭代法求解二元二次方程的程序 迭代步数可以自己设定
上传时间: 2015-11-21
上传用户:VRMMO
资源简介:一个好用的桌面时钟,可以自己设定报警时间,自动提醒
上传时间: 2013-12-18
上传用户:semi1981
资源简介:电子钟源码可以自己设定时间然后时钟倒计时,达到预定的目的
上传时间: 2014-01-05
上传用户:shus521
资源简介:在c++下算术编码的实现 设定了6个字符可以自己设定他们的概率
上传时间: 2014-01-22
上传用户:Andy123456
资源简介:基于遗传算法的组合逻辑电路的自动设计,依据给出的真值表,利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性,采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约,因此采用硬件化设计具有重要的意义。为了证明基于FP...
上传时间: 2014-01-08
上传用户:909000580
资源简介:verilog参数化的课件,有兴趣的可以来看下
上传时间: 2014-01-14
上传用户:playboys0
资源简介:本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、verilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间: 2013-04-24
上传用户:waizhang
资源简介:单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌...
上传时间: 2013-12-04
上传用户:vmznxbc
资源简介:本系统采用Visual Foxprow 5.0编写,面向对象可视化编程,使系统的开发工作适应目前的流行趋势。设计时采用了常用的自顶向下的瀑布式结构化设计方法。各子系统具有独立的数据库结构,设计时力求简单易用,便于维护。各模块为平行关系,彼此间无直接的参数联系,...
上传时间: 2015-03-12
上传用户:zhichenglu
资源简介:本系统采用Visual Foxprow 5.0编写,面向对象可视化编程,使系统的开发工作适应目前的流行趋势。设计时采用了常用的自顶向下的瀑布式结构化设计方法。各子系统具有独立的数据库结构,设计时力求简单易用,便于维护。各模块为平行关系,彼此间无直接的参数联系,...
上传时间: 2014-01-01
上传用户:gxrui1991
资源简介:使用FPGA控制蜂鸣器的程序,用verilog HDL设计,可以是蜂鸣器发出各种不同的声音
上传时间: 2013-12-21
上传用户:wendy15
资源简介:本源程序使用C51控制的PLL(SANYO LC72131)收音,可以通过HT1621驱动LCD显示,有完整的按键控制程序模块,能通过KEY进行各种功能操作,整个程序采用模块化设计,移植方便,可以初学者参考使用.(之前的那个也是我上载的,怎么就没开通?)
上传时间: 2013-12-17
上传用户:kristycreasy
资源简介:参数化双谱估计,用语对参数进行估计.可以等同ARMA模型构造.可以
上传时间: 2013-12-04
上传用户:13160677563
资源简介:verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
上传时间: 2013-12-27
上传用户:xfbs821
资源简介:基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入...
上传时间: 2016-07-12
上传用户:lanwei
资源简介:帮同学做的毕业设计中用到的IIR,2阶,截止频率等参数均可以任意设置
上传时间: 2014-01-04
上传用户:FreeSky
资源简介:不错的wifi转接参考设计 可以做rs232 usb 等转wifi
上传时间: 2014-01-19
上传用户:cc1015285075
资源简介:用Simulink工具箱,对导弹仿真模型进行了模块化设计,条理清晰,信息流流向明确,具有很好 的可视化效果,增加了模块的可移植性。最后在一定条件下仿真得出了弹道及部分参数的变化结果,结果已经得到初步验证。
上传时间: 2017-01-30
上传用户:远远ssad
资源简介:一个用LF2407A开发定时器的源码,可以用于其他的模块化设计。
上传时间: 2014-01-04
上传用户:athjac
资源简介:vhdl实现的计数器,可以从0记到999,该代码使用模块化设计思想,开发工具muxplus2
上传时间: 2013-12-21
上传用户:lunshaomo
资源简介:本设计是用32位的并行全加器的,可以实现浮点运算!
上传时间: 2014-01-22
上传用户:WMC_geophy