虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 练习用VHDL设计逻辑

练习用VHDL设计逻辑

  • 资源大小：28 K
  • 上传时间： 2014-01-15
  • 上传用户：bt9
  • 资源积分：2 下载积分
  • 标      签： VHDL 逻辑

资 源 简 介

练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1