七位巴克码生成代码 用vhdl语言编写。将代码复制到quartus里面就可以用了
资源简介:七位巴克码生成代码 用vhdl语言编写。将代码复制到quartus里面就可以用了
上传时间: 2016-12-18
上传用户:lps11188
资源简介:本文为用vhdl语言编写的2进制到10进制转换的程序,为doc格式,使用前复制于maxplus等相应软件中使用。
上传时间: 2013-12-21
上传用户:zjf3110
资源简介:巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时,3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”,在Y端便可顺序产生11000100代码序列。
上传时间: 2016-04-18
上传用户:极客
资源简介:13位巴克码+线形调频信号,进行脉冲压缩处理,中间经过解调处理。
上传时间: 2014-11-22
上传用户:tianyi223
资源简介:产生7位巴克码和线性调频的混合调制信号
上传时间: 2014-01-03
上传用户:lvzhr
资源简介:system软件实现的7位巴克码的编码解码过程!
上传时间: 2013-12-24
上传用户:417313137
资源简介:实现基于逐码移位法的7位巴克码集中插入式搜索算法。
上传时间: 2016-07-30
上传用户:tedo811
资源简介:7位巴克码的matlab仿真,7位巴克码的matlab仿真,7位巴克码的matlab仿真.
上传时间: 2017-07-23
上传用户:daoxiang126
资源简介:用FPGA实现RS232通信,此代码是用vhdl语言编写,非常有用的好东东啊
上传时间: 2013-08-21
上传用户:爺的气质
资源简介:用vhdl语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2013-09-05
上传用户:龙飞艇
资源简介:用vhdl语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2015-06-23
上传用户:vodssv
资源简介:用vhdl语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2014-01-02
上传用户:Late_Li
资源简介:用vhdl语言编写的代码,以供大家学习和交流,方便大家学习!
上传时间: 2013-11-29
上传用户:jyycc
资源简介:用vhdl语言编写的三位二进制的乘法器,其原理是每位相乘后再错位相加
上传时间: 2014-08-31
上传用户:66666
资源简介:用vhdl语言编写的两个四位二进制数相减,其结果会出现进位
上传时间: 2015-08-25
上传用户:daoxiang126
资源简介:这是一个连连看游戏程序 用java语言编写。 对于java游戏编程人员有很大的帮助 是很好的java游戏编程入门程序 通过对本源码的学习还可以了解连连看这类软件的功能实现方法。
上传时间: 2013-11-30
上传用户:zl5712176
资源简介:可以用来查看源码,因为现在好多的网页都带有木马,所以不能直接打开,就可以用这个打开看到木马地址!
上传时间: 2013-12-22
上传用户:水口鸿胜电器
资源简介:基于fpga和sopc的用vhdl语言编写的EDA8位16进制频率计
上传时间: 2016-02-04
上传用户:myworkpost
资源简介:基于fpga和sopc的用vhdl语言编写的EDA的32位Nios CPU嵌入式系统软硬件设计
上传时间: 2016-02-04
上传用户:梧桐
资源简介:基于fpga和sopc的用vhdl语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机
上传时间: 2013-12-09
上传用户:GHF
资源简介:单片机读写u盘的完整程序,代码全部用c语言编写。非常有价值的程序。这是本人花2500元购买的开发板源吗,在此与大家共享。共同提高。
上传时间: 2013-12-16
上传用户:王庆才
资源简介:词法分析器代码,用c语言编写 词法分析器代码,用c语言编写
上传时间: 2016-03-06
上传用户:zyt
资源简介:用vhdl语言编写的PN码产生程序,希望对大家有所帮助
上传时间: 2014-07-24
上传用户:cc1015285075
资源简介:此程序用vhdl语言编写,在四位加法器基础上完成8位二进制加法,输出是BCD码
上传时间: 2014-11-03
上传用户:努力努力再努力
资源简介:用FPGA实现RS232通信,此代码是用vhdl语言编写,非常有用的好东东啊
上传时间: 2016-07-04
上传用户:xiaodu1124
资源简介:用vhdl语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单
上传时间: 2016-11-05
上传用户:wpt
资源简介:用vhdl语言编写设计8位總線收發器,很不错,大家快下啊
上传时间: 2017-01-15
上传用户:ztj182002
资源简介:用vhdl语言写的FIFO代码,可设FIFO的深度
上传时间: 2014-01-05
上传用户:zhangyi99104144
资源简介:用vhdl语言编写的时钟显示的源程序代码
上传时间: 2014-01-18
上传用户:123啊
资源简介:利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用vhdl语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用...
上传时间: 2014-01-02
上传用户:LIKE