虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > Verilog作业 :自己写的源码输入

Verilog作业 :自己写的源码输入

  • 资源大小:3 K
  • 上传时间: 2014-01-21
  • 上传用户:lujing200912345
  • 资源积分:2 下载积分
  • 标      签: Verilog 源码 输入

资 源 简 介

Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。

相 关 资 源