一个全加器的VHDL程序,经过编译和仿真.

相 关 资 源

• 一个全加器的VHDL程序,经过编译和仿真.免费下载

  资源简介：一个全加器的VHDL程序,经过编译和仿真.

  标签： VHDL 全加器 仿真 程序

  上传时间： 2013-12-24

  上传用户：xhz1993

• 一个八分频的VHDL程序,经过编译和仿真.免费下载

  资源简介：一个八分频的VHDL程序,经过编译和仿真.

  标签： VHDL 分频 仿真 程序

  上传时间： 2013-11-25

  上传用户：1109003457

• 一个1.5分频的VHDL程序,经过编译和仿真.免费下载

  资源简介：一个1.5分频的VHDL程序,经过编译和仿真.

  标签： VHDL 1.5 分频 仿真

  上传时间： 2016-12-04

  上传用户：zhangyi99104144

• 全加器的VHDL程序实现及仿真免费下载

  资源简介：全加器的VHDL程序实现及仿真

  标签： VHDL 全加器 仿真 程序

  上传时间： 2014-01-13

  上传用户：hoperingcong

• 一个8位数码管扫描程序,经过编译和仿真.免费下载

  资源简介：一个8位数码管扫描程序,经过编译和仿真.

  标签： 8位 数码管 扫描程序 仿真

  上传时间： 2016-12-01

  上传用户：dongbaobao

• 直流电机的VHDL源程序,经过编译和仿真.免费下载

  资源简介：直流电机的VHDL源程序,经过编译和仿真.

  标签： VHDL 直流电机 源程序 仿真

  上传时间： 2016-12-04

  上传用户：xhz1993

• 用VHDL写的一个8位全加器的实验程序,供新手参考免费下载

  资源简介：用VHDL写的一个8位全加器的实验程序,供新手参考

  标签： VHDL 8位 全加器 实验

  上传时间： 2017-03-03

  上传用户：lx9076

• 2级流水线实现的8位全加器的VHDL代码免费下载

  资源简介：2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD

  标签： VHDL 流水线 8位 全加器

  上传时间： 2014-06-15

  上传用户：zhanditian

• 双向控制全加器的VHDL实现 内含ISE工程文件免费下载

  资源简介：双向控制全加器的VHDL实现 内含ISE工程文件

  标签： VHDL ISE 控制 全加器

  上传时间： 2014-01-22

  上传用户：cjl42111

• 1位全加器的VHDL设计 通过两个半加起实现免费下载

  资源简介：1位全加器的VHDL设计 通过两个半加起实现

  标签： VHDL 全加器

  上传时间： 2017-01-12

  上传用户：徐孺

• 8位全加器的VHDL描述免费下载

  资源简介：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

  标签： VHDL 8位 全加器

  上传时间： 2014-01-16

  上传用户：erkuizhang

• 一个全加器的systemc代码免费下载

  资源简介：一个全加器的systemc代码，包括模块的定义以及测试平台

  标签： systemc 全加器 代码

  上传时间： 2017-05-20

  上传用户：

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 用例化语句和case语句编写的全加器的VHDL描述。免费下载

  资源简介：用例化语句和case语句编写的全加器的VHDL描述。

  标签： case VHDL 编写 全加器

  上传时间： 2017-06-15

  上传用户：zhangyi99104144

• 四位单相的步进电机程序,经过编译和仿真.免费下载

  资源简介：四位单相的步进电机程序,经过编译和仿真.

  标签： 单相 仿真 步进电机 程序

  上传时间： 2016-12-01

  上传用户：亚亚娟娟123

• 实现电子密码锁的各项功能,经过编译和仿真免费下载

  资源简介：实现电子密码锁的各项功能,经过编译和仿真

  标签： 电子密码锁 仿真 编译

  上传时间： 2014-01-08

  上传用户：ecooo

• 这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我免费下载

  资源简介：这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我

  标签： PULL VHDL MAX 全加器

  上传时间： 2016-07-30

  上传用户：asdkin

• 这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我免费下载

  资源简介：这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我

  标签： PULL VHDL MAX 全加器

  上传时间： 2014-05-31

  上传用户：lht618

• 此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能免费下载

  资源简介：此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能

  标签： VHDL 程序 硬件描述语言 全加器

  上传时间： 2017-01-07

  上传用户：天诚24

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• 全加器的详细设计思路和用VHDL语言编写的详细源代码免费下载

  资源简介：全加器的详细设计思路和用VHDL语言编写的详细源代码

  标签： VHDL 全加器 详细设计 编写

  上传时间： 2014-01-12

  上传用户：zhaiyanzhong

• 是一个红灯编码器的实用程序,已经经过验证,工作可靠.免费下载

  资源简介：是一个红灯编码器的实用程序,已经经过验证,工作可靠.

  标签： 红灯 实用程序 编码器

  上传时间： 2015-10-18

  上传用户：rocketrevenge

• 基于eda中VHDL语言的一位全加器的设计免费下载

  资源简介：基于eda中VHDL语言的一位全加器的设计，详细的设计过程和实验现象，相互学习

  标签： VHDL eda 语言 全加器

  上传时间： 2014-01-15

  上传用户：baiom

• 本设计是设计了一个4位全加器的内容免费下载

  资源简介：本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的

  标签： 全加器

  上传时间： 2017-08-15

  上传用户：水口鸿胜电器

• 一个简单加解密的小程序免费下载

  资源简介：一个简单加解密的小程序

  标签： 加解密 程序

  上传时间： 2014-01-08

  上传用户：66666

• 16位并行相关器的VHDL程序免费下载

  资源简介：16位并行相关器的VHDL程序

  标签： VHDL 并行 程序

  上传时间： 2015-03-02

  上传用户：er1219

• 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼免费下载

  资源简介：全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

  标签： TEST_BENCH VHDL_CODE 全加器

  上传时间： 2013-12-22

  上传用户：hongmo

• 这是一个rs译码器的verilog程序运行于quatus免费下载

  资源简介：这是一个rs译码器的verilog程序运行于quatus

  标签： verilog quatus 译码器 程序

  上传时间： 2015-05-31

  上传用户：mikesering

• 这是一个DES加解密的C程序。其中实现了一重DES、三重DES、DES的两种工作模式：ECB和CBC。免费下载

  资源简介：这是一个DES加解密的C程序。其中实现了一重DES、三重DES、DES的两种工作模式：ECB和CBC。

  标签： DES CBC ECB C程序

  上传时间： 2015-06-29

  上传用户：erkuizhang

• 一个3分频的VHDL程序,方便学习且仅供学习之用免费下载

  资源简介：一个3分频的VHDL程序,方便学习且仅供学习之用

  标签： VHDL 分频 程序

  上传时间： 2015-10-01

  上传用户：huannan88