可综合的Verilog编码

相 关 资 源

• 可综合的Verilog编码免费下载

  资源简介：可综合的Verilog编码，很不错，学习Verilog必看。不容错过

  标签： Verilog 编码

  上传时间： 2014-01-05

  上传用户：

• 可综合的Verilog语法（剑桥大学免费下载

  资源简介：可综合的Verilog语法（剑桥大学，影印） Synthesizable Verilogsyntax and semantics

  标签： Verilog 大学

  上传时间： 2014-01-15

  上传用户：bruce5996

• 一个可综合的串并转换接口Verilog源代码免费下载

  资源简介：一个可综合的串并转换接口Verilog源代码

  标签： Verilog 串并转换 接口 源代码

  上传时间： 2014-01-07

  上传用户：txfyddz

• 一个可综合的同步FIFO的Verilog源代码免费下载

  资源简介：一个可综合的同步FIFO的Verilog源代码

  标签： Verilog FIFO 源代码

  上传时间： 2015-12-13

  上传用户：天诚24

• Verilog HDL程序设计教程,以可综合的设计为重点免费下载

  资源简介：Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了Verilog HdL 词法，语法。

  标签： Verilog HDL 程序设计 教程

  上传时间： 2014-01-19

  上传用户：zhangyi99104144

• 可综合的vhdl设计特点.pdf免费下载

  资源简介：可综合的vhdl设计特点.pdf

  标签： vhdl

  上传时间： 2015-01-21

  上传用户：gdgzhym

• 可综合的FIFO存储器免费下载

  资源简介：可综合的FIFO存储器，全部在一个压缩包中，测试过，可以使用．

  标签： FIFO 存储器

  上传时间： 2014-01-17

  上传用户：yt1993410

• 此是进行循环冗余效验的Verilog编码免费下载

  资源简介：此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16

  标签： Verilog 循环冗余 编码

  上传时间： 2013-12-22

  上传用户：refent

• 同步FIFO的Verilog编码 同步FIFO的Verilog编码免费下载

  资源简介：同步FIFO的Verilog编码 同步FIFO的Verilog编码

  标签： Verilog FIFO 编码

  上传时间： 2013-12-30

  上传用户：gonuiln

• 一个可以综合的Verilog 写的FIFO存储器 内附文档说明免费下载

  资源简介：一个可以综合的Verilog 写的FIFO存储器 内附文档说明

  标签： Verilog FIFO 存储器 文档

  上传时间： 2015-11-15

  上传用户：Avoid98

• 一个可以综合的Verilog 写的FIFO存储器免费下载

  资源简介：一个可以综合的Verilog 写的FIFO存储器，word格式

  标签： Verilog FIFO 存储器

  上传时间： 2016-04-23

  上传用户：天诚24

• 可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---免费下载

  资源简介：可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介---

  标签： VerilogHDL RISC CPU 8位

  上传时间： 2016-08-09

  上传用户：zwei41

• 基于Xilinx Vertex4的可综合的二级DCM模块源代码免费下载

  资源简介：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号

  标签： Vertex4 Xilinx DCM 二级

  上传时间： 2013-11-25

  上传用户：515414293

• 基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码免费下载

  资源简介：基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控

  标签： Vertex2 2048x10 Xilinx FIFO

  上传时间： 2017-01-17

  上传用户：我们的船长

• 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog免费下载

  资源简介：介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench &#8226 激励和控制和描述 &#8226 结果的产生及验证 – 任务task及函数function ...

  标签： Verilog HDL 仿真 语言

  上传时间： 2013-12-19

  上传用户：shanml

• 华为Verilog编码规范免费下载

  资源简介：华为的Verilog编码规范，写得很不错！我就是用这个规范，需要的下载看看吧，免积分咯！~

  标签： Verilog 华为 编码规范

  上传时间： 2013-04-24

  上传用户：chongcongying

• 北大微电子学系于敦山老师的课件免费下载

  资源简介：北大微电子学系于敦山老师的课件，介绍Verilog HDL、Cadence Verilog仿真器、可综合的Verilog HDL、设计举例、自动布局布线工具、Verilog的词汇约定等内容

  标签： 微电子学

  上传时间： 2013-11-25

  上传用户：chenbhdt

• Uart port 是一段不错的免费下载

  资源简介：Uart port 是一段不错的，完全可综合的Verilog源码

  标签： Uart port

  上传时间： 2014-12-08

  上传用户：sqq

• Verilog编码与综合中的非阻塞性赋值免费下载

  资源简介：Verilog编码与综合中的非阻塞性赋值

  标签： Verilog 编码 非阻塞性赋值

  上传时间： 2013-12-23

  上传用户：杜莹12345

• Synthesizable Verilo---syntax and semantics一本很好的关于Verilog可综合设计的参考书免费下载

  资源简介：Synthesizable Verilo---syntax and semantics一本很好的关于Verilog可综合设计的参考书

  标签： Synthesizable semantics Verilog Verilo

  上传时间： 2015-02-16

  上传用户：叶山豪

• 维特比解码器低功耗设计Verilog编码完整的程序可直接用免费下载

  资源简介：维特比解码器低功耗设计Verilog编码完整的程序可直接用

  标签： Verilog 解码器 低功耗设计 编码

  上传时间： 2013-12-18

  上传用户：silenthink

• 拿Verilog和vhdl编写的串口通信代码(可综合)免费下载

  资源简介：拿Verilog和vhdl编写的串口通信代码(可综合)

  标签： Verilog vhdl 编写 串口通信

  上传时间： 2015-08-22

  上传用户：bcjtao

• Verilog源代码 王金明教程用的配套代码和一些可综合代码免费下载

  资源简介：Verilog源代码 王金明教程用的配套代码和一些可综合代码

  标签： Verilog 代码 源代码 教程

  上传时间： 2016-05-19

  上传用户：ccclll

• Uart Verilog 代码 可综合 很好的代码免费下载

  资源简介：Uart Verilog 代码 可综合 很好的代码

  标签： Verilog Uart 代码

  上传时间： 2017-03-11

  上传用户：a6697238

• HDL的可综合设计简介免费下载

  资源简介：本文简单探讨了Verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的 　　电路要分配到不同的进程中。 　　不要使用枚举类型的属性。 　　Integer应加范围限制。 　　 通常的可综合代码应该是同步...

  标签： HDL 综合设计

  上传时间： 2013-10-21

  上传用户：smallfish

• Verilog可综合与不可综合语句概述免费下载

  资源简介：关于Verilog中的可综合语句和不可综合语句的汇总介绍

  标签： Verilog

  上传时间： 2013-12-09

  上传用户：青春给了作业95

• Verilog可综合与不可综合语句概述免费下载

  资源简介：关于Verilog中的可综合语句和不可综合语句的汇总介绍

  标签： Verilog

  上传时间： 2013-11-27

  上传用户：squershop

• HDL的可综合设计简介免费下载

  资源简介：本文简单探讨了Verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的 　　电路要分配到不同的进程中。 　　不要使用枚举类型的属性。 　　Integer应加范围限制。 　　 通常的可综合代码应该是同步...

  标签： HDL 综合设计

  上传时间： 2013-11-18

  上传用户：swaylong

• JPEG2000基于位平面扫描的上下文编码的研究和FPGA实现免费下载

  资源简介：JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复...

  标签： JPEG 2000 FPGA 编码

  上传时间： 2013-04-24

  上传用户：独孤求源

• 基于FPGA的视频编码器设计免费下载

  资源简介：ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的...

  标签： FPGA 视频编码器

  上传时间： 2013-04-24

  上传用户：xiangwuy