精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
资源简介:精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
上传时间: 2013-12-18
上传用户:youke111
资源简介:精通verilog HDL语言编程源码之1--常用加法器设计
上传时间: 2014-12-03
上传用户:hopy
资源简介:精通verilog HDL语言编程源码之2--常用乘法器设计
上传时间: 2014-11-28
上传用户:赵云兴
资源简介:精通verilog HDL语言编程源码之4--常用除法器设计
上传时间: 2013-12-24
上传用户:hanli8870
资源简介:精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计
上传时间: 2016-11-22
上传用户:520
资源简介:精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计
上传时间: 2016-11-22
上传用户:稀世之宝039
资源简介:精通verilog HDL语言编程源码之7——伪随机序列应用设计
上传时间: 2016-11-22
上传用户:sz_hjbf
资源简介:精通verilog HDL语言编程源码之8——异步FIFO设计
上传时间: 2013-12-16
上传用户:龙飞艇
资源简介:精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间: 2013-12-20
上传用户:独孤求源
资源简介:精通verilog HDL语言编程的一个不错的cpu 代码
上传时间: 2013-12-02
上传用户:拔丝土豆
资源简介:verilog HDL 基础实验源码,比较实用
上传时间: 2016-01-19
上传用户:lxm
资源简介:《verilog HDL 语言编程》 异步FIFO设计(基于verilog)
上传时间: 2016-08-30
上传用户:561596
资源简介:<verilog HDL 语言编程》 RS(204,188)译码器的设计
上传时间: 2013-11-30
上传用户:lizhen9880
资源简介:《verilog HDL语言编程》 常有加法器(基于verilog)
上传时间: 2013-12-18
上传用户:cjf0304
资源简介:这是AVR Eeprom的c语言编程源码,它是用ICCAVR开发
上传时间: 2016-09-29
上传用户:wqxstar
资源简介:这是AVR的AD转化的c语言编程源码,它使用ICCAVR开发
上传时间: 2013-11-30
上传用户:ynwbosss
资源简介:verilog HDL语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
上传时间: 2013-12-27
上传用户:ls530720646
资源简介:伽罗华域GF(q)乘法器verilog设计.rar
上传时间: 2017-09-20
上传用户:Zxcvbnm
资源简介:verilog HDL语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控//制器,...
上传时间: 2022-02-18
上传用户:
资源简介:蓝牙技术起跳
上传时间: 2013-07-30
上传用户:eeworm
资源简介:最新实用五金手册
上传时间: 2013-06-01
上传用户:eeworm
资源简介:弹簧挂锁设计--MSC.ADAMS View使用入门练习
上传时间: 2013-06-18
上传用户:eeworm
资源简介:半导体激光器
上传时间: 2013-04-15
上传用户:eeworm
资源简介:光电检测技术
上传时间: 2013-07-05
上传用户:eeworm
资源简介:Java网络编程的若干源码之No.1
上传时间: 2015-01-26
上传用户:talenthn
资源简介:HDL 编码风格与编码指导,介绍了详细的vHDL和verilog HDL语言的编程风格
上传时间: 2014-01-05
上传用户:古谷仁美
资源简介:本原码是基于verilog HDL语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2015-08-04
上传用户:15071087253
资源简介:本原码是基于verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
资源简介:ftp简易服务器 运行环境:Windows 源码语言:简体中文 源码类型:编程源码 - Java源码 - 网络编程 授权方式:免费源码 源码大小:16.0 KB
上传时间: 2016-10-26
上传用户:13215175592
资源简介:本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用verilog HDL 语言进行编程。
上传时间: 2013-12-27
上传用户:s363994250