vhdl的七段译码器
资源简介:vhdl的七段译码器
上传时间: 2013-12-22
上传用户:zhengzg
资源简介:37个经典的vhdl程序。有比较器、七段译码器、状态机等。
上传时间: 2016-07-13
上传用户:541657925
资源简介:DE2板上的hello程序,实现在8个七段译码器上循环显示hello
上传时间: 2016-03-10
上传用户:叶山豪
资源简介:EDA 七段译码器 vhdl代码
上传时间: 2014-11-01
上传用户:yyq123456789
资源简介:vhdl的3-8译码器
上传时间: 2014-01-03
上传用户:llandlu
资源简介:用veilog HDL编的七段译码显示电路。自己做的第一个此类程序,编译仿真通过,感觉不错
上传时间: 2014-01-25
上传用户:gououo
资源简介:基于vhdl的hdb3编译码器的设计与实现
上传时间: 2014-01-13
上传用户:2525775
资源简介:采用vhdl编写的七段数码管显示程序
上传时间: 2013-12-23
上传用户:trepb001
资源简介:用vhdl设计的3-8译码器,精简~!
上传时间: 2014-01-27
上传用户:chens000
资源简介:利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路,查表程序本身并无复杂之处, 需要注意的是七段码的取值,因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管...
上传时间: 2016-01-05
上传用户:dsgkjgkjg
资源简介:7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPG...
上传时间: 2014-01-26
上传用户:1427796291
资源简介:有vhdl写的一个38译码器,并付仿真波形.
上传时间: 2014-01-25
上传用户:zhengzg
资源简介:DE2实验开发板的将32位数据转换为八个七段译码并显示
上传时间: 2013-12-26
上传用户:aig85
资源简介:·详细说明:功能非常完善的MP3编译码器,输入文件WAV或AIFF,能够方便的嵌入到你自己的系统当中.- Function extremely perfect MP3 arranges the decoder, input document WAV or AIFF, can facilitate inserting to you system文件列表: bladeenc-082-src
上传时间: 2013-06-08
上传用户:anpa
资源简介:改进的七段显示电子钟
上传时间: 2013-12-02
上传用户:mhp0114
资源简介:功能非常完善的MP3编译码器,输入文件WAV或AIFF,能够方便的嵌入到你自己的系统当中.
上传时间: 2013-12-24
上传用户:日光微澜
资源简介:单片机的七段数码管的数字生成代码的转换小工具,希望对大家有益
上传时间: 2013-12-11
上传用户:qw12
资源简介:Quartus环境下的7段译码管的扫描显示电路
上传时间: 2015-08-11
上传用户:小鹏
资源简介:这是老师给的3—8译码器的源程序,自己刚才调试过了,真的成功了,哈哈……,有需要就看看吧
上传时间: 2014-07-26
上传用户:星仔
资源简介:linux操作系统的七段数码管的驱动程序
上传时间: 2014-01-24
上传用户:chenlong
资源简介:基于vhdl的数控分频器设计的源代码及仿真
上传时间: 2016-02-11
上传用户:410805624
资源简介:用C语言编写的“七段二位共阳极管数码管实现从0到99的显示”,比较好,共勉之!不需要解压密码
上传时间: 2016-04-26
上传用户:lvzhr
资源简介:max-plus2 编写的3-8译码器
上传时间: 2016-05-17
上传用户:小眼睛LSL
资源简介:vhdl的四人抢答器,希望对大家有所帮助啊,
上传时间: 2013-12-09
上传用户:极客
资源简介:把4*4键盘的输入码型在四位的七段数码管上显示出来
上传时间: 2013-12-15
上传用户:gtf1207
资源简介:bch码的编码与译码器实现,面向对象实现
上传时间: 2014-01-07
上传用户:dongqiangqiang
资源简介:本文件是利用verilog实现的3-8译码器
上传时间: 2013-12-16
上传用户:ecooo
资源简介:利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位
上传时间: 2017-01-23
上传用户:lwwhust
资源简介:基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码
上传时间: 2014-12-03
上传用户:003030
资源简介:基于vhdl的数字竞赛抢答器的设计及其仿真
上传时间: 2017-05-10
上传用户:1109003457