我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写
资源简介:我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写
上传时间: 2016-10-31
上传用户:xuanchangri
资源简介:用verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。
上传时间: 2013-12-24
上传用户:894898248
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2013-08-19
上传用户:alex wang
资源简介:用verilog HDL 语言编写的播放梁祝的程序
上传时间: 2015-05-24
上传用户:zuozuo1215
资源简介:是几个用verilog HDL语言编写的源代码(里面包括实现滤波器等),对想学习这个语言的朋友很有帮助!
上传时间: 2016-05-22
上传用户:ouyangtongze
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2014-01-13
上传用户:tonyshao
资源简介:三层电梯控制器源码及报告和仿真时序图 可以作为课程设计或者毕业设计的参考 绝对管用
上传时间: 2013-11-26
上传用户:邶刖
资源简介:基于vhld的三层电梯控制器的设计,是关于EDA技术的,和CPLD也很相关。
上传时间: 2013-06-26
上传用户:uuuuuuu
资源简介:三层电梯控制器VHDL源程序,是本人的毕业设计
上传时间: 2014-08-12
上传用户:我干你啊
资源简介:三层电梯控制器 1.每层没门口有上升和下降请求开关,电梯内设有顾客到达层次停站请求开关 2.门口有位置指示装置及电梯运行模式指示装置 3.电梯每秒升(降)一层楼 4.到达有停站请求的楼层经过一秒打开门,开门灯亮,四秒后关门,开门灯灭,继续运行,直到最后一个...
上传时间: 2016-11-21
上传用户:woshiayin
资源简介:我们的课程设计是一个工资管理系统
上传时间: 2014-08-02
上传用户:lacsx
资源简介:我们的课程设计课题。也是从网上找资料改进的。很好用。数据库用SQL server.
上传时间: 2015-03-12
上传用户:维子哥哥
资源简介:这学期我们的课程设计,人力资源的安排,用LINGO软件解的,很好用
上传时间: 2015-08-20
上传用户:saharawalker
资源简介:这是我们的课程设计,采用了7位压缩,可压缩英文 文本。功能蛮强的。
上传时间: 2015-08-30
上传用户:dengzb84
资源简介:使用JSF语言编写的学生成绩管理系统,我们的课程设计之一.基本功能都实现了.适合交作业.
上传时间: 2014-01-12
上传用户:songrui
资源简介:JAVA客户机和服务器应用程序设计,有UDP和TCP,课本的源码,我们的课程设计
上传时间: 2014-01-20
上传用户:569342831
资源简介:采用verilog HDL语言编写的实用电梯控制器,这是一个在实验室里模拟的项目,分为主控制器与分控制器,主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能;分控制器是在每一层的设备,实现显示电梯当前所在楼层、接收乘客上升下降要求等功能...
上传时间: 2014-01-23
上传用户:日光微澜
资源简介:使用FPGA控制蜂鸣器的程序,用verilog HDL设计,可以是蜂鸣器发出各种不同的声音
上传时间: 2013-12-21
上传用户:wendy15
资源简介:本程序是在一位全加器的基础上设计一个16位的加法器,用verilog HDL语言描述.
上传时间: 2013-12-03
上传用户:moerwang
资源简介:本原码是基于verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
资源简介:采用verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
上传时间: 2016-03-21
上传用户:kr770906
资源简介:采用verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高
上传时间: 2014-01-19
上传用户:weiwolkt
资源简介:以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-09-05
上传用户:wyiman
资源简介:减1计数器 一、设计要求 用verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-28
上传用户:zycidjl
资源简介:用verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
上传时间: 2013-12-15
上传用户:维子哥哥
资源简介:以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-12-26
上传用户:ma1301115706
资源简介:用verilog HDL 语言写的在LCD液晶上显示文字的源程序
上传时间: 2014-01-26
上传用户:a3318966
资源简介:verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间: 2015-07-18
上传用户:yulg
资源简介:本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:该工程是基于verilog HDL 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助
上传时间: 2014-11-22
上传用户:3到15