verilog编写随机数产生源程序

相 关 资 源

• verilog编写随机数产生源程序免费下载

  资源简介：verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的

  标签： verilog 编写 源程序 随机数

  上传时间： 2016-10-19

  上传用户：王小奇

• 这是我在matlab环境下编写的产生随机数的源程序免费下载

  资源简介：这是我在matlab环境下编写的产生随机数的源程序，包括产生均匀分布和正态分布，参数接口十分灵活。

  标签： matlab 环境 源程序 编写

  上传时间： 2014-01-06

  上传用户：luke5347

• 此文件为C语言编写的随机数产生算法免费下载

  资源简介：此文件为C语言编写的随机数产生算法

  标签： C语言 编写 算法 随机数

  上传时间： 2015-02-09

  上传用户：waitingfy

• 八位的伪随机数产生的verilog文件linear-feedback-shift-register免费下载

  资源简介：八位的伪随机数产生的verilog文件linear-feedback-shift-register

  标签： linear-feedback-shift-register verilog 伪随机

  上传时间： 2015-04-25

  上传用户：fandeshun

• 用verilog HDL编写的0832源程序免费下载

  资源简介：用verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vhdl源程序。

  标签： verilog 0832 HDL 编写

  上传时间： 2013-11-25

  上传用户：qiao8960

• SystemC语言编写的随机数产生器,SystemC是C++语言的一个超集免费下载

  资源简介：SystemC语言编写的随机数产生器,SystemC是C++语言的一个超集

  标签： SystemC 语言 编写 产生器

  上传时间： 2016-10-19

  上传用户：时代电子小智

• 用verilog编写的一个简单的产生伪随机序列的代码（m序列）免费下载

  资源简介：用verilog编写的一个简单的产生伪随机序列的代码（m序列），比较实用。

  标签： verilog 编写 伪随机序列 代码

  上传时间： 2017-06-27

  上传用户：dave520l

• verilog 编写的网卡DM9000A的IP核免费下载

  资源简介：verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核

  标签： verilog 9000A 9000 DM

  上传时间： 2016-09-17

  上传用户：AbuGe

• verilog 编写的ISP1362的控制器IP核免费下载

  资源简介：verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序

  标签： verilog 1362 ISP IP核

  上传时间： 2016-09-17

  上传用户：稀世之宝039

• 用verilog编写的高速8路并行dds模块免费下载

  资源简介：用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。

  标签： verilog dds 8路 编写

  上传时间： 2014-01-04

  上传用户：ruan2570406

• 使用verilog编写的同步FIFO免费下载

  资源简介：使用verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

  标签： verilog FIFO 编写

  上传时间： 2013-08-12

  上传用户：ljt101007

• verilog编写基于fpga的鉴相器模块免费下载

  资源简介：verilog编写基于fpga的鉴相器模块

  标签： verilog fpga 编写 模块

  上传时间： 2013-08-19

  上传用户：18752787361

• verilog编写基于fpga的DDS实现免费下载

  资源简介：verilog编写基于fpga的DDS实现

  标签： verilog fpga DDS 编写

  上传时间： 2013-08-19

  上传用户：neu_liyan

• verilog编写基于FPGA的示波器核心实现免费下载

  资源简介：verilog编写基于FPGA的示波器核心实现

  标签： verilog FPGA 编写 示波器

  上传时间： 2013-08-19

  上传用户：huql11633

• 很好的几个FPGA工程设计实例，verilog编写免费下载

  资源简介：很好的几个FPGA工程，对提高FPGA设计有一定的帮助（注：代码为verilog编写）。

  标签： verilog FPGA 工程 设计实例

  上传时间： 2013-08-21

  上传用户：英雄

• verilog 编写的I2c协议程序免费下载

  资源简介：verilog 编写的I2c协议程序，用于cpld读写EEPROM

  标签： verilog I2c 编写 协议

  上传时间： 2013-08-31

  上传用户：csgcd001

• random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码免费下载

  资源简介：random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码

  标签： zip random cmdsrc 汇编源代码

  上传时间： 2013-12-31

  上传用户：330402686

• random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码 ourvxd.zip 一个用汇编编VxD的简单例子 foxprn.zip 一个在Fox中利用汇编语言接免费下载

  资源简介：random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码 ourvxd.zip 一个用汇编编VxD的简单例子 foxprn.zip 一个在Fox中利用汇编语言接口程序实现打印图形的程序 amis.zip 在汇编程序中灵活运用TSRs的程序库

  标签： zip random cmdsrc ourvxd

  上传时间： 2013-12-25

  上传用户：yy541071797

• random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码 ourvxd.zip 一个用汇编编VxD的简单例子 foxprn.zip 一个在Fox中利用汇编语言接免费下载

  资源简介：random.zip 随机数产生器的汇编源代码 cmdsrc.zip 一个文本编辑器的汇编源代码 ourvxd.zip 一个用汇编编VxD的简单例子 foxprn.zip 一个在Fox中利用汇编语言接口程序实现打印图形的程序 amis.zip 在汇编程序中灵活运用TSRs的程序库

  标签： zip random cmdsrc ourvxd

  上传时间： 2013-12-27

  上传用户：hxy200501

• 用C#编写的XML源程序免费下载

  资源简介：用C#编写的XML源程序

  标签： XML 编写 源程序

  上传时间： 2013-12-24

  上传用户：woshini123456

• 用VC编写的飞机源程序！免费下载

  资源简介：用VC编写的飞机源程序！

  标签： 编写 源程序 飞机

  上传时间： 2013-12-26

  上传用户：ouyangtongze

• 一个用Java编写的记事本源程序免费下载

  资源简介：一个用Java编写的记事本源程序

  标签： Java 编写 源程序 记事本

  上传时间： 2014-01-24

  上传用户：yyq123456789

• 用verilog编写的多功能数字钟免费下载

  资源简介：用verilog编写的多功能数字钟

  标签： verilog 编写 多功能 数字

  上传时间： 2015-02-25

  上传用户：王者A

• 这是一个很好的verilog 编写的8位RISC CPU源码（可做为MCU）免费下载

  资源简介：这是一个很好的verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

  标签： verilog RISC CPU MCU

  上传时间： 2014-01-05

  上传用户：李梦晗

• verilog编写实用多功能电子表免费下载

  资源简介：verilog编写实用多功能电子表

  标签： verilog 编写 多功能 电子表

  上传时间： 2015-03-09

  上传用户：zycidjl

• 用verilog编写在FLEX10K上实现的简易CPU免费下载

  资源简介：用verilog编写在FLEX10K上实现的简易CPU

  标签： verilog FLEX 10K CPU

  上传时间： 2015-03-09

  上传用户：vodssv

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274

• verilog编写的全功能串口免费下载

  资源简介：verilog编写的全功能串口

  标签： verilog 编写 串口

  上传时间： 2014-02-11

  上传用户：Breathe0125

• verilog编写的计算百分比模块免费下载

  资源简介：verilog编写的计算百分比模块

  标签： verilog 编写 分 模块

  上传时间： 2013-12-17

  上传用户：wang0123456789

• verilog编写的流水线模块免费下载

  资源简介：verilog编写的流水线模块

  标签： verilog 编写 流水线 模块

  上传时间： 2015-03-09

  上传用户：杜莹12345