VHDL语言实现时钟程序

相 关 资 源

• VHDL语言实现时钟程序免费下载

  资源简介：VHDL语言实现时钟程序，用fpga开发板试过后，能够执行

  标签： VHDL 语言 实现时钟 程序

  上传时间： 2013-12-14

  上传用户：chenlong

• 该文件可用VHDL语言实现时钟8倍频免费下载

  资源简介：该文件可用VHDL语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上

  标签： VHDL 语言 实现时钟 倍频

  上传时间： 2015-04-28

  上传用户：gaome

• VHDL语言实现的程序免费下载

  资源简介：VHDL语言实现的程序，功能如下：在键盘上输入什么，在相应的LCD上显示你输入的字符

  标签： VHDL 语言 程序

  上传时间： 2016-10-10

  上传用户：zhaiyanzhong

• 该程序是用VHDL语言实现的时钟程序免费下载

  资源简介：该程序是用VHDL语言实现的时钟程序，用六个数码管分别显示时分秒，而且可以实现控制功能。

  标签： VHDL 程序 时钟程序 语言

  上传时间： 2013-12-23

  上传用户：2525775

• 该程序是用VHDL语言实现的时钟分频程序免费下载

  资源简介：该程序是用VHDL语言实现的时钟分频程序，可以把高频时钟信号分成低频时钟信号，便于实际应用。

  标签： VHDL 程序 时钟分频 语言

  上传时间： 2017-08-19

  上传用户：wcl168881111111

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• FPGA串口界面调试程序,用VHDL语言实现免费下载

  资源简介：FPGA串口界面调试程序,用VHDL语言实现

  标签： FPGA VHDL 串口 调试

  上传时间： 2013-08-11

  上传用户：362279997

• 此程序用通过PFGA用VHDL语言实现了傅立叶变换免费下载

  资源简介：此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用

  标签： PFGA VHDL 程序 傅立叶变换

  上传时间： 2013-08-30

  上传用户：tonyshao

• 用VHDL语言实现的ARM处理器的标准内核的源代码程序免费下载

  资源简介：用VHDL语言实现的ARM处理器的标准内核的源代码程序，可在重用

  标签： VHDL ARM 语言 处理器

  上传时间： 2013-12-11

  上传用户：稀世之宝039

• 本程序是用VHDL语言实现异步通信控制器免费下载

  资源简介：本程序是用VHDL语言实现异步通信控制器， hao1.vhd为主程序，hao1.scf为仿真波形

  标签： VHDL 程序 异步通信 控制器

  上传时间： 2015-05-25

  上传用户：yt1993410

• 用VHDL语言实现数显时钟免费下载

  资源简介：用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块

  标签： VHDL 语言 数显 时钟

  上传时间： 2013-12-25

  上传用户：gtf1207

• 用VHDL语言实现的控制DS18B20构成测温仪表的程序免费下载

  资源简介：用VHDL语言实现的控制DS18B20构成测温仪表的程序，包含了全部代码，可显示最高精度

  标签： VHDL 18B B20 DS

  上传时间： 2015-11-04

  上传用户：agent

• 此程序用通过PFGA用VHDL语言实现了傅立叶变换免费下载

  资源简介：此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用

  标签： PFGA VHDL 程序 傅立叶变换

  上传时间： 2014-01-19

  上传用户：zhoujunzhen

• 本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块免费下载

  资源简介：本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块

  标签： VHDL 模块 程序 电子密码锁

  上传时间： 2014-01-15

  上传用户：hakim

• 本程序是用VHDL语言实现对AD控制免费下载

  资源简介：本程序是用VHDL语言实现对AD控制，内含源代码，仿真结果及解释说明。相信大家看了就会明白

  标签： VHDL 程序 控制 语言

  上传时间： 2013-11-29

  上传用户：cx111111

• 本程序用VHDL语言实现二输入或门的逻辑功能免费下载

  资源简介：本程序用VHDL语言实现二输入或门的逻辑功能，程序简单明了，可供初学VHDL语言者参考。

  标签： VHDL 程序 或门 语言

  上传时间： 2016-01-09

  上传用户：极客

• VHDL语言实现的CRC码程序,可用于FPGA实现免费下载

  资源简介：VHDL语言实现的CRC码程序,可用于FPGA实现

  标签： VHDL FPGA CRC 语言

  上传时间： 2016-05-09

  上传用户：蠢蠢66

• 本程序利用VHDL语言实现拔河游戏机的功能免费下载

  资源简介：本程序利用VHDL语言实现拔河游戏机的功能

  标签： VHDL 程序 语言

  上传时间： 2014-11-27

  上传用户：Pzj

• 这是一段用VHDL语言编写的程序 用FPGA实现模糊控制器免费下载

  资源简介：这是一段用VHDL语言编写的程序 用FPGA实现模糊控制器

  标签： VHDL FPGA 语言 编写

  上传时间： 2016-08-28

  上传用户：nairui21

• 这是一个用VHDL语言实现了DES加密功能的程序免费下载

  资源简介：这是一个用VHDL语言实现了DES加密功能的程序，由于DES加密的模式，解密时需把密要倒置

  标签： VHDL DES 语言 加密

  上传时间： 2013-12-04

  上传用户：hebmuljb

• 该工程的主要功能是由VHDL语言实现多功能数字电子时钟免费下载

  资源简介：该工程的主要功能是由VHDL语言实现多功能数字电子时钟

  标签： VHDL 工程 多功能 语言

  上传时间： 2017-01-09

  上传用户：invtnewer

• 本程序功能是由VHDL语言实现对频率的测量免费下载

  资源简介：本程序功能是由VHDL语言实现对频率的测量，然后用数码管进行显示

  标签： VHDL 程序 测量 语言

  上传时间： 2014-02-22

  上传用户：ouyangtongze

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• FPGA串口界面调试程序,用VHDL语言实现免费下载

  资源简介：FPGA串口界面调试程序,用VHDL语言实现

  标签： FPGA VHDL 串口 调试

  上传时间： 2014-01-18

  上传用户：pkkkkp

• 用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选免费下载

  资源简介：用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。

  标签： VHDL 分 语言 时钟

  上传时间： 2014-01-05

  上传用户：hn891122

• 该程序是用VHDL语言实现的扬声器程序免费下载

  资源简介：该程序是用VHDL语言实现的扬声器程序，可以通过不同的按键控制发出不同频率的声音。

  标签： VHDL 程序 扬声器 语言

  上传时间： 2014-01-23

  上传用户：xfbs821

• 常用数字逻辑功能都在CPLD器件上用VHDL语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 利用VHDL语言实现单稳触发电路免费下载

  资源简介：利用VHDL语言实现单稳触发电路，稳态时间为系统时钟的整数倍。

  标签： VHDL 语言 触发电路

  上传时间： 2015-06-01

  上传用户：wang0123456789

• 1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时免费下载

  资源简介：1.高精度数字秒表（0.01秒的VHDL语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为VHDL语言...

  标签： 0.01 VHDL 高精度 数字秒表

  上传时间： 2015-08-16

  上传用户：waitingfy

• VHDL语言编写的程序免费下载

  资源简介：VHDL语言编写的程序，实现FSK调制与解调及仿真

  标签： VHDL 语言 编写 程序

  上传时间： 2014-11-21

  上传用户：kr770906