VHDL描述的简易图像缩小模块

资 源 简 介

VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。

您 可 能 感 兴 趣 的

• 四位全家器的VHDL语言模块
• 很实用的VHDL电路模块的设计
• :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块
• 24位AD PCM1770的VHDL控制模块
• 基于vhdl图像处理中值滤波器
• 这是一个I2C接口的VHDL实现模块
• 这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件
• 系统使用EDA技术设计了交通灯控制器
• VHDL设计的高速图像采集模块源码
• VHDL描述的简易图像缩小模块