用于dspbuilder 可以直接生成vhdl源码

资 源 简 介

用于dspbuilder 可以直接生成vhdl源码，或者verilog源码

您 可 能 感 兴 趣 的

• fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过
• fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
• dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
• m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
• 正弦波在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
• 用于dspbuilder 可以直接生成vhdl源码
• CPLD与8051的总线接口VHDL源码
• 通过fpga产生时钟的VHDL源码
• PCI的VHDL源码希望对大家有用！
• 无线耳机通讯用CPLD的VHDL源码