虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
VHDL/FPGA/Verilog
> vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
资源大小:
96 K
上传时间:
2016-10-02
上传用户:
zhang8818200
资源积分:
2 下载积分
标 签:
vhdl
verilog
实验
触发器
资 源 简 介
vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
pld/fpga,vhdl/verilog的相关学习资料
基于cpld的pwm控制设计采用vhdl.verilog语言设计
用CADENCE做VHDL语言实验的教程
一个电子中的verilog实验源代码。适合verilog初学者学习参考
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de
SPI协议的VHDL/Verilog语言实现。
设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑
VHDL基于实验开发板的按键处理与LED显示。
收藏
赞(155)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
用户登录
×
用户注册
×