原创,基于VHDL的数字钟代码(各功能模块请自己完成)

相 关 资 源

• 原创,基于VHDL的数字钟代码(各功能模块请自己完成)免费下载

  资源简介：原创,基于VHDL的数字钟代码(各功能模块请自己完成)

  标签： VHDL 数字 代码 模块

  上传时间： 2013-12-27

  上传用户：xlcky

• 基于VHDL的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期免费下载

  资源简介：基于VHDL的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期

  标签： VHDL 时钟 数字 闹钟

  上传时间： 2013-12-20

  上传用户：541657925

• 基于VHDL的数字钟完整工程文件免费下载

  资源简介：基于VHDL的数字钟完整工程文件，已在实验箱上实现

  标签： VHDL 数字 工程

  上传时间： 2017-09-13

  上传用户：yiwen213

• 基于VHDL语言数字钟免费下载

  资源简介：基于VHDL的数字钟，可以清零，置数，闹钟功能

  标签： VHDL 语言 数字

  上传时间： 2017-07-26

  上传用户：781502119

• VHDL的数字钟免费下载

  资源简介：VHDL的数字钟，内含各个模块的源程序，可直接运行

  标签： VHDL 数字

  上传时间： 2016-06-01

  上传用户：liuchee

• 基于单片机的数字钟设计电路图免费下载

  资源简介：基于单片机的数字钟设计电路图，以及PCB仿真图。

  标签： 单片机 数字钟设计 电路图

  上传时间： 2013-09-11

  上传用户：dajin

• 功能更加完善的基于VHDL的数字时钟设计 有秒表免费下载

  资源简介：功能更加完善的基于VHDL的数字时钟设计 有秒表，时钟，时期，闹钟的功能和整点报时，时间调整，日期调整，闹钟的设定 、、、、、、、 秒表有开始，暂停，清零等功能，且只有在暂停的情况下才能清零。

  标签： VHDL 数字 时钟设计

  上传时间： 2013-12-19

  上传用户：aysyzxzm

• 个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真免费下载

  资源简介：个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功

  标签： PLUSH VHDL MAX 数字

  上传时间： 2013-12-26

  上传用户：manking0408

• 基于vriloge的数字钟具有调时、分、秒和定时报警功能免费下载

  资源简介：基于vriloge的数字钟具有调时、分、秒和定时报警功能，开发环境是MAXPUII的开发环境，实际检验是完全符合

  标签： vriloge 数字 分 定时报警

  上传时间： 2013-12-22

  上传用户：AbuGe

• 基于EWB的数字钟免费下载

  资源简介：基于EWB的数字钟，能够定时 还有闹钟功能

  标签： EWB 数字

  上传时间： 2013-12-17

  上传用户：亚亚娟娟123

• 基于VHDL的数字时钟；24制免费下载

  资源简介：基于VHDL的数字时钟；24制，带有定时，闹钟等功能。

  标签： VHDL 数字时钟

  上传时间： 2014-01-14

  上传用户：Yukiseop

• <基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文免费下载

  资源简介：<基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文

  标签： proteus Protel lt gt

  上传时间： 2013-12-25

  上传用户：wmwai1314

• 基于VHDL的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。免费下载

  资源简介：基于VHDL的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

  标签： VHDL FPGA 数字闹钟 计时

  上传时间： 2014-08-07

  上传用户：qwe1234

• 基于VHDL的数字竞赛抢答器的设计及其仿真免费下载

  资源简介：基于VHDL的数字竞赛抢答器的设计及其仿真

  标签： VHDL 数字 抢答器 仿真

  上传时间： 2017-05-10

  上传用户：1109003457

• 基于MSC51的数字钟。采用PCF8563作为日历芯片免费下载

  资源简介：基于MSC51的数字钟。采用PCF8563作为日历芯片，ZLG7290显示和键盘控制。具有5个闹钟源。同时可以修改报时时间和报时音效和LED灯效。

  标签： 8563 MSC PCF 51

  上传时间： 2017-06-01

  上传用户：hwl453472107

• 基于单片机的数字钟免费下载

  资源简介：基于单片机的数字钟，内容包括：延时，键盘，七段数码管，蜂鸣器等。

  标签： 单片机 数字

  上传时间： 2013-12-04

  上传用户：拔丝土豆

• 基于单片机的数字钟,能够显示并调整时间,具有报时功能免费下载

  资源简介：基于单片机的数字钟,能够显示并调整时间,具有报时功能

  标签： 单片机 数字

  上传时间： 2017-07-31

  上传用户：yangbo69

• 基于单片机的数字钟设计电路图免费下载

  资源简介：基于单片机的数字钟设计电路图，以及PCB仿真图。

  标签： 单片机 数字钟设计 电路图

  上传时间： 2014-01-09

  上传用户：黑漆漆

• 基于VHDL 的数字频率计的设计源程序及工程文件免费下载

  资源简介：基于VHDL 的数字频率计的设计源程序及工程文件，已在实验箱上实现

  标签： VHDL 数字频率计 工程 源程序

  上传时间： 2014-01-23

  上传用户：moerwang

• 基于单片机的数字钟设计论文资料免费下载

  资源简介：0037、基于单片机的数字钟设计论文资料

  标签：

  上传时间： 2014-04-09

  上传用户：songkun

• 基于单片机的数字钟免费下载

  资源简介：基于单片机的数字钟这是一份非常不错的资料，欢迎下载，希望对您有帮助！

  标签： 单片机 数字钟

  上传时间： 2021-12-07

  上传用户：shjgzh

• 基于Proteus的数字钟设计及仿真免费下载

  资源简介：基于Proteus的数字钟设计及仿真这是一份非常不错的资料，欢迎下载，希望对您有帮助！

  标签： proteus

  上传时间： 2021-12-24

  上传用户：

• 基于FPGA的数字钟课程设计免费下载

  资源简介：基于FPGA的数字钟课程设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！

  标签： fpga 数字钟

  上传时间： 2022-03-01

  上传用户：默默

• 基于FPGA的数字钟电路设计免费下载

  资源简介：摘要：数字钟是典型的电子电路的应用，而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台，进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作，比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件...

  标签： fpga 数字钟

  上传时间： 2022-07-11

  上传用户：

• 基于单片机的数字钟设计免费下载

  资源简介：基于单片机的数字电子钟设计与制作。。。。。。。。。。。。。。。。。。。。。。。

  标签： 单片机 数字钟设计

  上传时间： 2016-11-17

  上传用户：yt12

• 基于单片机的数字频率计设计免费下载

  资源简介：基于单片机的数字频率计设计，定时器T0完成定时功能，T1采用计数功能

  标签： 单片机 数字 频率计设

  上传时间： 2017-05-29

  上传用户：671145514

• 用VHDL实现的完整数字钟代码免费下载

  资源简介：用VHDL实现的完整数字钟代码，时分秒计时、校时、整点仿电台报时。

  标签： VHDL 整数 代码

  上传时间： 2013-12-18

  上传用户：Amygdala

• 用VHDL开发的数字钟资料 完整的实验代码免费下载

  资源简介：用VHDL开发的数字钟资料 完整的实验代码

  标签： VHDL 数字 实验 代码

  上传时间： 2017-09-13

  上传用户：woshiayin

• 基于FPGA的数字中频收发信机的设计与实现.rar免费下载

  资源简介：软件无线电（Software　Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专...

  标签： FPGA 数字中频 收发信机

  上传时间： 2013-04-24

  上传用户：diaorunze

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA VHDL 数字频率计 硬件描述语言

  上传时间： 2013-08-06

  上传用户：taozhihua1314