3-8译码器地简单实现,采用QUARTUSii5.0环境编译
资源简介:3-8译码器地简单实现,采用QUARTUSii5.0环境编译
上传时间: 2016-09-30
上传用户:rishian
资源简介:用VERILOG语言实现了常用3-8译码器.
上传时间: 2014-01-19
上传用户:xg262122
资源简介:本文件是利用verilog实现的3-8译码器
上传时间: 2013-12-16
上传用户:ecooo
资源简介:decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能
上传时间: 2014-01-07
上传用户:x4587
资源简介:vhdl的3-8译码器
上传时间: 2014-01-03
上传用户:llandlu
资源简介:3-8译码器,BCD码转换10进制,计数器
上传时间: 2014-08-12
上传用户:Andy123456
资源简介:1、本程序模仿3/8译码器的功能 2、由拨码开关输入,led输出。
上传时间: 2015-09-09
上传用户:caixiaoxu26
资源简介:3-8译码器学校课程设计上载以大家共享,如有不足请多指教
上传时间: 2013-11-28
上传用户:csgcd001
资源简介:这是老师给的3—8译码器的源程序,自己刚才调试过了,真的成功了,哈哈……,有需要就看看吧
上传时间: 2014-07-26
上传用户:星仔
资源简介:用VHDL设计的3-8译码器,精简~!
上传时间: 2014-01-27
上传用户:chens000
资源简介:按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0~SL2译出键扫描线,由另一3-8译码器译出显示器的位扫描线,并采用了编码扫描方式。 为了防止出现重键现象,扫描输出线高位SL3不参加键扫描译码。CPU对8279的监...
上传时间: 2014-01-25
上传用户:skfreeman
资源简介:译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
上传时间: 2013-12-23
上传用户:lepoke
资源简介:max-plus2 编写的3-8译码器
上传时间: 2016-05-17
上传用户:小眼睛LSL
资源简介:3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3,原理图源文件保存在MyProject目录中,为138decoder.gdf,另有我写的实验报告,呵呵,适合仿真入门
上传时间: 2016-12-14
上传用户:米卡
资源简介:利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位
上传时间: 2017-01-23
上传用户:lwwhust
资源简介:采用CASE语句设计3-8译码器的示例程序
上传时间: 2013-12-23
上传用户:Late_Li
资源简介:3-8译码器和8-3BCD七段显示译码器
上传时间: 2013-12-24
上传用户:xhz1993
资源简介:3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间: 2017-08-13
上传用户:Thuan
资源简介:3-8译码器74HC138芯片手册,有需要的可以参考!
上传时间: 2022-03-31
上传用户:qdxqdxqdxqdx
资源简介:可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间: 2013-04-24
上传用户:ziyu_job1234
资源简介:这里面总共有6个小程序,分别是: 1.自制网络聊天室 2.网上购物系统的JSP实现 3.图像编辑器 4.简单媒体播放器 5.个人日常事务管理系统 6.商场VIP消费管理系统 7.公司资源预约系统
上传时间: 2015-06-09
上传用户:叶山豪
资源简介:本文以Turbo码编译码器的FPGA实现为目标,对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先,在理论上对Turbo码的编译码原理进行了介绍,确定了Max-log-MAF算法的译码算法,结合CCSDS标准,在实现编码器时,针对标准中给定的帧长、码率与交...
上传时间: 2013-04-24
上传用户:haohaoxuexi
资源简介:这是用VHDL语言编写的3-8编码器,可以看到程序简单可行
上传时间: 2017-01-19
上传用户:爱死爱死
资源简介: 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论...
上传时间: 2013-04-24
上传用户:181992417
资源简介:嵌入式任务管理器的简单实现,能够查看系统进程已经杀死选择的进程,能够重启或者关闭机器
上传时间: 2015-11-04
上传用户:zhaiye
资源简介:使用VHDL硬件描述语言边写的奇偶校验程序和3-8译码电路程序
上传时间: 2016-06-26
上传用户:xfbs821
资源简介:RS编译码器的DSP实现,首先用MATLAB仿真,最后在DSP上实现
上传时间: 2017-02-10
上传用户:D&L37
资源简介:Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间: 2017-04-13
上传用户:维子哥哥
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost