Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
资源简介:Actel最新公布的免费微控制器IP核-Core8051S,在CoreConsole环境使用,完全兼容A51指令,具备APB总线,可配置多种外设。
上传时间: 2013-12-06
上传用户:wanqunsheng
资源简介:Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
上传时间: 2016-09-17
上传用户:稀世之宝039
资源简介:介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计,并用ModelSim仿真测试,验证其正确性;利用嵌入式SOPC开发工具,在开发板上完成触控屏显示驱动及其控制模块的系统设计,给出系统硬、软件设计,实现TFT-LCD触控...
上传时间: 2013-12-24
上传用户:sdq_123
资源简介:usb1.1的设备控制器IP核,是用Verilog硬件描述语言写的
上传时间: 2013-12-22
上传用户:cc1015285075
资源简介:随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活...
上传时间: 2013-06-30
上传用户:nanfeicui
资源简介:基于Verilog HDL 的一个CAN总线IP核。
上传时间: 2013-12-08
上传用户:yy541071797
资源简介:基于Avalon的SDRAM控制器IP核
上传时间: 2013-11-25
上传用户:stella2015
资源简介:基于FPGA的3D图像处理器IP核的设计与实现
上传时间: 2013-05-18
上传用户:1101055045
资源简介:Verilog编写基于fpga的鉴相器模块
上传时间: 2013-08-19
上传用户:18752787361
资源简介:Verilog编写基于fpga的DDS实现
上传时间: 2013-08-19
上传用户:neu_liyan
资源简介:Verilog编写基于FPGA的示波器核心实现
上传时间: 2013-08-19
上传用户:huql11633
资源简介:这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核,文档齐全
上传时间: 2015-03-20
上传用户:ecooo
资源简介:LCD的通用驱动电路IP核设计.....
上传时间: 2014-08-16
上传用户:whenfly
资源简介:Verilog编写基于fpga的DDS实现
上传时间: 2013-12-20
上传用户:ruan2570406
资源简介:Verilog编写基于fpga的鉴相器模块
上传时间: 2016-08-09
上传用户:jackgao
资源简介:Verilog编写基于FPGA的示波器核心实现
上传时间: 2014-01-26
上传用户:sqq
资源简介:pic单片机的源代码,基于此IP核可以自己修改单片机的外围设备,并在此基础上开发自己的单片机.
上传时间: 2016-12-25
上传用户:netwolf
资源简介:基于EDA技术的兼容MCS_51单片机IP核设计,供参考设计
上传时间: 2014-12-04
上传用户:changeboy
资源简介:该文档为FPGA_ASIC-NiosSoC系统中的BCH编解码IP核的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-03-12
上传用户:
资源简介:Verilog编写基于FPGA的DDS实现。适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
上传时间: 2022-05-18
上传用户:zhaiyawei
资源简介:can控制器IP核,Verilog语言描述实现。含测试例
上传时间: 2013-12-26
上传用户:plsee
资源简介:详细描述了,由DSP5402控制的ISP1362的初始化,以及设为HC模式的整个工作过程
上传时间: 2014-01-26
上传用户:qilin
资源简介:DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外,大量的嵌入式系统也纷纷采用DDR2内存,越来越多的SoC系统芯片中会集成有DDR2接口模块。因此,设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上,设...
上传时间: 2013-06-10
上传用户:ynzfm
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-06-12
上传用户:mqien
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-04-24
上传用户:rockjablew
资源简介:随着以太网技术的不断发展,网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试;介绍了整个系统的内部结构、模块划分,并对各个模块...
上传时间: 2013-07-17
上传用户:bruce
资源简介:本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例,涵盖Xilinx FPGA在通信领域主流的IP核,阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法;介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核...
上传时间: 2022-06-11
上传用户:
资源简介:USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
上传时间: 2022-06-25
上传用户:qingfengchizhu
资源简介:Verilog 编写的IP核,512K的16位SRAM
上传时间: 2016-09-17
上传用户:lmeeworm
资源简介:Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核
上传时间: 2016-09-17
上传用户:AbuGe