Verilog 编写的IP核,512K的16位SRAM
资源简介:Verilog 编写的IP核,512K的16位SRAM
上传时间: 2016-09-17
上传用户:lmeeworm
资源简介:Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核
上传时间: 2016-09-17
上传用户:AbuGe
资源简介:Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序
上传时间: 2016-09-17
上传用户:稀世之宝039
资源简介:Verilog VERSION PIC16C57 是一个用于FPGA模拟PIC16C57的IP核,有帮助文件,介绍了如何测试使用这个IP核。用Verilog语言编写的。
上传时间: 2014-01-16
上传用户:franktu
资源简介:在quartusII下用Verilog语言自己写的IP核,对FPGA开发初学者有帮助的。
上传时间: 2014-01-02
上传用户:qlpqlq
资源简介:该程序是vhdl语言编写的fft变换的IP核代码,程序中共包含了36个.vhd文件
上传时间: 2013-12-25
上传用户:来茴
资源简介:VHDL语言编写的fft变换的IP核代码 对算法感兴趣的可以
上传时间: 2015-11-22
上传用户:ztj182002
资源简介:CAN_IPCore CAN协议的IP核源代码 Verilog 语言
上传时间: 2016-01-07
上传用户:skhlm
资源简介:详细描述了I2C的技术规范 版本号为2.1 是采用VHDL编写I2C的IP核的一本不错的参考资料
上传时间: 2014-01-17
上传用户:asdfasdfd
资源简介:基于Verilog HDL的一个USB 1.1的IP 核,内有详细文档说明。
上传时间: 2013-12-20
上传用户:731140412
资源简介:这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。
上传时间: 2014-01-05
上传用户:sxdtlqqjl
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-06-12
上传用户:mqien
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-04-24
上传用户:rockjablew
资源简介:ALTERA的spi的IP核,里面有详细的过程欢迎下载
上传时间: 2013-04-24
上传用户:z1191176801
资源简介:使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
上传时间: 2013-08-12
上传用户:ljt101007
资源简介:Verilog 编写的I2c协议程序,用于cpld读写EEPROM
上传时间: 2013-08-31
上传用户:csgcd001
资源简介:定制简单LED的IP核的设计源代码
上传时间: 2013-10-19
上传用户:gyq
资源简介:用Verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:这是一个很好的Verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:用VC编写的IP冲突防护器,借此可以熟悉网络编程.
上传时间: 2014-01-14
上传用户:kikye
资源简介:Verilog编写的32位浮点加法器
上传时间: 2015-03-09
上传用户:372825274
资源简介:Verilog编写的全功能串口
上传时间: 2014-02-11
上传用户:Breathe0125
资源简介:Verilog编写的计算百分比模块
上传时间: 2013-12-17
上传用户:wang0123456789
资源简介:Verilog编写的流水线模块
上传时间: 2015-03-09
上传用户:杜莹12345
资源简介:Verilog编写的alu模块
上传时间: 2015-03-09
上传用户:qb1993225
资源简介:FFT变换的IP核的源代码 VHDL~
上传时间: 2015-03-15
上传用户:bjgaofei
资源简介:加法器(使用Verilog编写的),虽然简单,但是这也是学习Verilog最基础的东西!希望大家一起学习!
上传时间: 2013-12-10
上传用户:410805624
资源简介:用Verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看
上传时间: 2015-03-31
上传用户:lxm
资源简介:采用Verilog编写的串口通信程序,采用了状态机设计!程序简单,消耗资源少
上传时间: 2014-12-08
上传用户:yd19890720
资源简介:Verilog编写的M序列发生器,希望能对大家带来帮助。
上传时间: 2014-01-11
上传用户:zhliu007