虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
VHDL/FPGA/Verilog
> 频率合成器实例模块(VHDL编写)
频率合成器实例模块(VHDL编写)
资源大小:
5 K
上传时间:
2014-01-18
上传用户:
hh831
资源积分:
2 下载积分
标 签:
VHDL
频率合成器
模块
编写
资 源 简 介
频率合成器实例模块(VHDL编写)
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
频率合成器实例模块(VHDL编写)
这是用VHDL语言编写的一个DDS频率合成器的源程序
用VHDL语言实现DDS直接数字频率合成器的设计
三相直接数字频率合成器dds的VHDL源码
用VHDL设计直接数字频率合成器
使用VHDL硬件描述语言实现了直接频率合成器的制作
直接数字频率合成器
DDS数字频率合成器
如何调试锁相环频率合成器
锁相环频率合成器 张厥盛
收藏
赞(159)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
用户登录
×
用户注册
×